Устройство для сопряжения

) Заявитель Институт те еской кибернетики АН Бе(5 СТРОЙСТВ ПРЯЖЕК ИЯ анного устройства пропускной способ стон низко Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения двух разноскоростных устройств обработки данных.Известны устройства для сопряжения, содержащие буферную память на регистрах, входной и выходной коммутаторы, распределители ввода и выводы информации, регистр меток, сумматор, две схемы сравнения, два регистра констант и узел управления 13 .Недостатком этих устройств является их сложность и большие аппара- турные затраты.Наиболее близким к изобретению по сущности технического решения является устройство для сопряжения, содержащее буферную память, информационные входы которой являются инфор мационнымы входами устройства, управляющий вход через элемент задержки записи подключен к управляющему входу записи устройства, первому входу Самсонов и О.И./ Семенков/ триггера, входу счетчика записи и первому счетному входу реверсивногосчетчика, второй счетный вход которого соединен со входом счетчика счи-тывания управляющим входом считы 1вания, вторым входом триггера и через элемент задержки считывания суправляющим входом выходного коммутатора, выходы которого являются информационными выходами устройства, авходы - соединены с информационнымивыходами буферной памяти, адресныйвход которой подключен к выходу адресного коммутатора, первый и втойрой входы которого соединены соответственно с выходами счетчика записи и счетчика считывания, управляющие входы - с соответствующими выходами триггера, а вход блокировки.- с выходом дешифратора нуля, входомподключенного к выходу реверсивногосчетчика 23.Недостаток д со 881722го 40 55 тм, что обусловлено невозможностью, одновременной записи и считывания буферной памяти.Цель изобретения - повышение пропускной способности устройства.5Поставленная цель достигается тем, что в устройство, содержащее буферную память, выходами подключенную к соответствующим информационным входам коммутатора вывода информации, О выход которого является информационным выходом устройства, счетчик записи, подхлюченный входом к управляющему входу записи устройства и первому входу реверсивного счетчика, 5 второй вход которого, соединен с управляющим входом считывания устройства и входом счетчика считывания, а выход через первый дешифратор," с выходом разрешения считывания устройства, выход счетчика считывания соединен с адресным входом коммутатора вывода информации, введены коммутатор ввода информации и второй дешифратор, причем выход реверсивного счетчика через второй дешифратор соединен с выходом разрешения записи устройства, вход коммутатора ввода информации подключен к информационному входу устройства, адресный вход - к выходу счетчика записи, а информационные выходы - к соответствующим входам буферной памяти.На чертеже представлена блок-схема устройства.35Устройство содержит источник 1 информации, счетчик 2 записи, комму-Ф татор 3 ввода информации, регистры 4 буферной памяти 5, счетчик б считывания, коммутатор 7 вывода информации, приемник 8 информации, второй дешифратор 9, реверсивный счетчик 1 О, первый дешифратор 11, вход 12 приемника 8, вход 13 источника 1.Устройство работает следующим об 45 разом.Перед процессом передачи последо" вательности дискретных сигналов источник 1 посылает сигнал "Запрос на прием" на вход 12 приемника 8. Приемник 8 на данный сигнал выдает на вход 13 источника 1 сигнал "Готов к приему". После этого источник 1 генерирует последовательность кодов, которые поступают на вход коммутатора 3. Одновременно каждый сигнал последовательности сопровождает синхроимпульс, который поступает наЮ.счетчик 2, выдающий адреса для подклю; чения входа коммутатора 3 к соответствующему регистру 4 буферной памяти 5,Одновременно эти синхроимпульсыпоступают на вход "+1" реверсивногосчетчика .10. Емкость реверсивногосчетчика 1 О соответствует количествурегистров 4 буферной памяти 5. Реверсивный счетчик 1 О имеет параллельныевыходы (от каждого разряда), которыеподключены к соответствующим входамдешифраторов 9 и 11, Одновременнос записью первого сигнала последовательности, т.е. с появлением первогосинхроимпульса, яа выходе дешифратора 11 формируется сигнал "Информация запиеывается в буферную память",который разрешает считывание информации приемнику 8.С появлением на управляющем входезаписи импульсов считывания счетчиквыдает адрес на коммутатор 7, которыйподключает выход соответствующего регистра 4 на вход приемника 8 дискретных сигналов синхронно с импульсамисчитывания. Счетчик 6 совместно скоммутатором 7 работает таким образом, что считывание сигналов происходит аналогично их порядку записи.Одновременно импульсы поступаютна вход -1реверсивного счетчика1 О, так что каждый из этих импульсовуменьшает содержимое реверсивногосчетчика на один импульс. Таким образом, в процессе записи и считывания в реверсивном счетчике 1 О хранится количество импульсов, равное количеству регистров 4 памяти 5, в которых хранится еще несчитанная информация. Так как запись и считываниепроисходит с различной скоростью, томожет оказаться, что в буферной памяти 5 не останется свободного регистра для записи последующего кода, Этотмомент определяется дешифратором 9,который вырабатывает сигнал блокировки записи, который поступает на соответствующий вход источника 1 и запрещает выдачу кодов на вход коммутатора 3 и соответствующих синхроимпульсов записи. После освобожденияхотя бы одого регистра 4 дешифратор 9снимает сигнал блокировки, и записьбудет продолжена в свободные регистры,т.е. в регистры, информация в которыхбыла прочитана.Если считывание будет происходитьбыстрее записи, то при нулевом состоянии реверсивного счетчика 10 дешифра881722 тор 11 выдает в приемник 8 сигнал блокировки чтения, который будет удерживаться до тех пор, пока не будет заполнен один регистр.Таким образом, изобретение обеспечивает одновременную запись и считывание информации из буферной памяти, что приводит к повышению его пропускной способности.10 Формула изобретения Источники информации,1 О принятые во внимание при экспертизе1. Авторское свидетельство. СССРР б 02934, кл. 6 06 Г 3/04, 1975. аж 748 Подписное аказ 9971/72 1 ИИП Проектная, 4 тент", г. Ужгор Филиа Устройство для сопряжения, содержащее буферную память, выходами под" ключенную к соответствующим информационным входам коммутатора вывода информации, выход которого является информационным выходом устройства, счетчик записи, подключенный входом к управляющему входу записи устройства и первому входу реверсивного счетчика, второй вход которого соединен с управляющим входом считывания устройства и входом счетчика считывания, выход через первый дешифратор - с выходом разрешения считывания.устройства, выход счетчика считывания сое"динен с адресным входом коммутаторавывода информации, о т л и ч а ю -щ е е с я тем, что, с целью повышения пропускной способности устройства, в него введены коммутатор вводаинформации и второй дешифратор, причем выход реверсивного счетчика черезвторой дешифратор соединен с выходомразрешения записи устройства, входкоммутатора ввода информации подключен к информационному входу устройства, адресный вход - к выходу счетчика записи, а информационные выходы - к соответствующим входам буферной памяти. 2. Авторское свидетельство СССРпо заявке Ф 2 б 51507/18-24,кл. О 06 Г 3/04, 1978 (прототип).