Делитель частоты следования импульсов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТИЛЬСТВУ Сеез Советских Социалистических Меслублик(51)М. КлЗ Н 03 К 23/02 с присоединением заявки Мф Государственный комитет СССР но делам изобретений и открытий.Ф. чалов, В,Л. Лысенко и В.Я. 71) Заявите ТЫ СЛЕДОВАНИЯ ИМПУЛЬ ЛИТЕЛЬ г т с а Изобретение относится к импульсной технике.Известен делитель частоты следования импульсов, содержащий регистр сдвига, состоящий из й элементов памяти, два элемента НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИСКЛЮЧИТЕЛЬНО ИЛИ-НЕ, соединенные соответственно с разрядами регистра сдвига 1,Однако устройство характеризуетя недостаточно высокой надежностью,Наиболее близким по технической сущности к изобретению является делитель частоты, следования импуль- сов, содержащий элемент И-НЕ и че тыре соединенных последовательно разряда, каждый из которых содержит, триггер памяти и два коммутационных триггера, первые входы каждого. из которых соединены со входной шиной, 20 выход первого коммутационного триггера первого разряда соединен со вторыми входами коммутационныхтриггеров второго и третьего разрядов и вторым входом второго коммутационно го триггера четвертого разряда, выход первого коммутационного триггера второго разряда соединен с третьим и четвертым входами второго коммутационного триггера третьего разряда, 30 выход первого коммутационного триггера третьего разряда соединен стретьим и четвертым входами второо коммутационного триггера четверого разряда, входы дополнительногологического элемента И-НЕ соединеныс выходами второго коммутационноготриггера четвертого разряда, единичный выход первого коммутационноготриггеракоторого соединен с допОлнительным входом первого коммутационного триггера второго разряда, аединичный выход второго коммутационного триггера четвертого разрядасоединен с дополнительным входом первого коммутационного триггера первого разряда и вторым дополнительнымвходом первого коммутационного триггера второго разряда 21Недостатком данного устройствявляется низкая надежность.Цель изобретения - повышение надежности работы устройства,С этой целью делитель частотыследования импульсов, содержащийчетыре разряда, каждый из которых,кроме третьего, включает в себя первый и второй коммутационные триггерыи триггер памяти, нулевой вход которого соединен с единичным выходомпервого коммутационного триггера и с нуленым входом второго коммутационного триггера, нулевой выход которого подключен к единичному входу триггера памяти, единичный выход - к нулевому входу первого коммутационного триггера, а единичный вход - к единичному выходу триггера памяти этого же разряда,при этом третий разряд содержит триггер памяти и коммутационный триггер, нулевой выход и единичный вход которого соединены соответственно с единичным входом и единичным выходом триггера памяти этого же разряда, а к нулевому входу коммутационного триггера третьего разряда к единичным входам всех первых и нулевым входам всех вторых коммутационных триггеров подключена входная шина, нулевой выход первого коммутационного триггера первого разряда соединен с нулевым и единичным.вхо. -дами второго коммутационного триггера второго разряда, нулевой выход первого коммутационного триггера второго разряда соединен с нулевым и единичным входами коммутационного триггера третьего разряда, а первый и второй входы первого дополнительного элемента И-НЕ соединены с единичным и нулевым выходами второго коммутационного триггера четвертого разряда, единичный выход которого соединен с первым дополнительным единичным входом первого коммутационного триггера первого разряда, введен второй дополнительный элемент ИНЕ, выход которого соединен с нулевым и единичным нходами второго коммутационного триггера четвертого разряда, нулевой выход которого соединен с первыми дополнительными нулевыми входами коммутационного триггера памяти третьего разряда и с первым входом второго дополнительного элемента И-НЕ, второй вход которого соединен с единичным выходом коммутационного триггера третьего разряда, при этом единичный выход первого коммутационного триггера четвертого разряда соединен с вторым дополнительным единичным входом коммутационного триггера первого разряда и с дополнительными нулевыми входами первого коммутационного триггера и триггера памяти третьего разряда.На чертеже представлена структурная схема устройства.Оно содержит четыре разряда 1-4, комфтационные триггеры которых выполнейы на элементах И-НЕ 5-18, а триггеры памяти выполнены на элементах И-НЕ 19-26, и дополнительные элементы И-НЕ 27 и 28, входную 29 и выходную 30 шины.Устройство работает следующим образом.В исходном состоянии триггер памяти первого разряда находится н единичном состоянии, триггеры памятиостальных разрядов - в нулевом.Под действием сигнала н делителеосуществляется обычный пересчет поступающих импульсон в двоичном коде,5С приходом седьмого по счету импульса на выходе логического элементаИ-НЕ 7 появляется сигнал, равный логическому нулю, который устананливает триггер памяти четвертого разряда в единичное состояние, а триггерпамяти третьего разряда - в нулевоесостояние и который через первый дополнительный логический И-НЕ 28,поступает на выход, Далее осуществляется обычный пересчет поступающих им 15 пульсов и с приходом четырнадцатогоимпульса в делителе устанавливаетсякод 1111. После окончания четырнадцатого импульса на выходе логического элемента И-НЕ 18 появляется сигнал,Щ равный логическому нулю, который через первый дополнительный логический элемент И-НЕ 28 поступают на выходную шину 30.С приходом пятнадцатого по счетуимпульса открываются логические элементы И-НЕ 10 и 16, на выходе их появляются сигналы равные логическомунулю, которые устанавливают триггеры памяти, кроме первого разряда,внулевое состояние. Одновременно прекращается формирование выходного сигнала.Триггер памяти первого разрядасвое состояние не изменяет, посколь 35ку логический элемент И-НЕ 16 остается закрытым сначала сигналом равным логическому нулю с выхода логического элемента И-НЕ 18, а затемсигналом с выхода логического элемента И-НЕ 16. После окончания действия40 входного сигнала схема возвращаетсяв исходное состояние 0001.Таким образом, на 15 входных импульсов делитель выдает дна выходных,т.е. происходит деление частоты на7,5. Кроме того, делитель позволяетосущестнлять деление частоты на 15.Выходным сигналом при этом будет сигнал с выхода логического элемента ИНЕ 16.Введение второго дополнительногологического элемента И-НЕ 27 с соответствующими связями позволяет исключить из третьего разряда делителячастоты один коммутационный триггер,что сокращает количество логичес 55 ких элементов и существенно повышаетнадежность делителя частоты,Формула изобретенияДелитель частоты следования импульсов, содержащий четыре разряда, каждый из которых, кроме третьего, включает в себя первый и нторой коммута.ционные триггеры и триггер памяти,873417 Составитель О. Кружилина луженко Техред А.Савка КорректсРедактор М ономарен Тир ВНИИПИ Госуда по делам из 3035, Москва, аказ 9072/8 991твенногоретений35, Рауш ное Подпиомитета СССРоткрытийая наб., д. 4/ илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 нулевой вход которого соединен с единичным выходом первого коммутационного триггера и с нулевым входом второго коммутационного триггера,нулевой выход которого подключен к единичному входу триггера памяти, единичный выход - к нулевому входу первого коммутационного триггера, а единичный вход - к единичному выходу триггера памяти этого же разряда, при этом третий разряд содержит триггер памяти и коммутационный триггер, нулевой выход и единичный вход которого соединены соответственно с единичным входом и единичным выходом триггера памяти этого же разряда, а к нулевому входу коммутационного 15 триггера третьего разряда, к единичным входам всех первых и нулевым входам всех вторых коммутационных триггеров подключена входная шина, нулевой выход первого коммутационйо- Щ го триггера первого разряда соединен с нулевым и единичным входами второго коммутационного триггера второго разряда, нулевой выход первого коммутационного триггера второго разрядасоединен с нулевым и единичным входами коммутационного триггера третьего разряда, а первый и второй входы первого дополнительного элемента ИНЕ соединены с единичным и нулевым выходами второго коммутационногоЗО триггера четвертого разряда, единичный выход которого соединен с первымдополнительным единичным входом первого коммутационного триггера первого разряда, о т л и ч а ю щ и й с ятем, что, с целью повышения надежности, в него введен второй дополнительный элемент И-НЕ, выход которого соединен с нулевым и единичнымвходами второго коммутационного триггера четвертого разряда, нулевой выход которого соединен с первыми дополнительными нулевыми входами коммутационного триггера и триггера памяти третьего разряда и с первым входомвторого дополнительного элемента ИНЕ, второй вход которого соединен сединичным выходом коммутационноготриггера третьего разряда, при этомединичный выход первого коммутационного триггера четвертого разрядасоединен с вторым дополнительнымединичным входом первого коммутационного триггера первого разряда ис дополнительным нулевыми входамипервого коммутационного триггера итриггера памяти третьего разряда,Источники инФормации,принятые вб внимание при экспертизе1. Патент Франции Р 2105319,кл. Н 03 К 23/02, 02,06.72.2. Авторское свидетельство СССРР 66 1815 у кла Н 03 К 23/02 р 0606 е 77