Постоянное запоминающее устройство

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалистичесникРеслублин 862237ло делам изобретений и вткрмтийДата опубликования описания 12.09.81(71) Заявитель 54) ПОСТОЯННОЕ ЗА УСТРОЛСТВ ИНАЮ Изобретение относится к области цифровой вычислительной техники и может быть использовано в запоминающих устройствах ЦВМ с хранением фиксированной информации, при построении процессов и управляющих вычислительных систем на постоянной памяти, а также в устройствах защиты, шифрования и передачи информации.Известны постоянные запоминающие устройства (ПЗУ), содержащие входной (адресный) дешифратор, выходы которого соединены с соответствующими входными шинами матричного накопителя, выходной дешифратор (разрядных шин), выходы которого соединены с управляющими входами элементов совпадения и элементов ИЛфНедостатком этого устройства является наличие, в нем большого количества входных и разрядных шин, большого количества запоминающих элементов.Наиболее близким техническим решением К изобретению является ПЗУ 2, содержавшее матричный накопитель с 2 я запоминаю- шими элементами в каждой строке, разрядными и адресными шинами, при этбм адресные шины соединены с соответствующими выходами первого дешифратора, а выходь второго дешифратора подключены к первым входам соответствуюших 2 г элементов И, выходы которых соединены с соответствующими 2 ъ. входами элемента ИЛИ.Это устройство содержит большое количество адресных разрядных шин и запоми-наюших элементов, каждый из которых хранит только один бит информации. Это приводит к усложнению блоков памяти, увеличению габаритов ЗУ, его стоимости и к снижению надежности работы устройства.Целью изобретения является повышение 10информационнои емкости и надежности устройства.Указанная цель достигается тем, чтов ПЗУ, содержашем матричный накопитель с 2 запоминающими элементами в каждой строке, разрядными и адресными шинами, при этом адресные шины соединены с соответствующими выходами первого дешифратора, а выходы второго дешифратора подключены к первым входам соответствующих 2 а элементов И, выходы которых соединены 20 с соответствующими 2 й входами элементаИЛИ, информационные входы элементов И соответственно соединены с (т+ 1) разрядными шинами накопителя, начиная с первой,со сдвигом вправо на одну разрядную шину, а накопитель содержит дополнительные адресные шины, каждая из которых пропущена через вторые г запоминающих элементов предыдущей строки накопителя и первые т запоминающих элементов последующей строки, а дополнительная адресная шина, проходящая через вторые Н запоминающих элементов последней нечетной строки, проходит через первые 71 запоминающих элементов первой нечетной строки,На чертеже представлена схема предлагаемого ПЗУ.Оно содержит первый дешифратор 1, адресные шины 2, запоминающие элементы 3 накопителя 4, дополнительные адресные шины 5, второй дешифратор 6, элементы И 7, разрядные шины 8 и элемент ИЛИ 9.Устройство работает следующим образом.Первый дешифратор 1 после расшифровки старших разрядов адреса возбуждает соответствующую адресную шину 2 или 5, тем самым выбирается группа сжатых слов. Так как количество запоминающих элементов 3 на каждой адресной шине (четной и нечетной) одинаково, то ширина выборки для каждой из них постоянна. Число выбираемых слов в группе определяется числом разрядных шин 8 накопителя 4 и равной. Второй дешифратор 6 после расшифровки младших разрядов адреса открывает один из элементов И 7 и тем самым выбирает одно из слов группы. При возбуждении соответствующей адресной шины и выборе элемента И 7 считывается определенное (5+ 1) разрядное слово, которое через выбранный элемент И 7 и элемент ИЛИ 9 поступает на выход устройства.Технико-экономические преимущества предлагаемого устройства заключаются в повышении его надежности за счет уменьшения числа запоминающих элементов в накопителе при хранении в нем одного и того же объема информации. Количество запоминающих элементов е) накопителя предложенного устройства и прототипа соответственно определяются выражениями:т = Ю тлФаТак, например, при емкости 1 = 512 9- разрядных слов количество запоминающих элементов в накопителе для предложенного устройства равно 512, а для известного требуется 4608. Количество запоминающих элементов сокращается в 1 ъ раз. В это же число раз может быть увеличена информационная емкость устройства.формула изобретения;1 О 1. Постоянное запоминающее устройство,содержащее матричный накопитель с 2 й запоминающими элементами в каждой строке, разрядными и адресными шинами, при этом адресные шины соединены с соответствующими выходами первого дешифратора, а выходы второго дешифратора подключены к первым входам соответствующих 2 йэлементов И, выходы которых соединены с соответствующими 2 и входами элемента ИЛИ, отличающееся тем, что, с целью повышения 20 информационной емкости и надежности устройства, информационные входы элементов И соответственно соединены с (Ъ+ 1)-разрядными шинами накопителя, начиная с первой, со сдвигом вправо на одну разрядную шину.2. Устройство по п. 1, отличающеесятем, что накопитель содержит дополнительные адресные шины, каждая из которых пропущена через вторыезапоминающих ЗО элементов предыдущей строки наполнителяи первые т 1 запоминающих элементов последующей строки, а дополнительная адресная шина, проходящая через вторые а запоминающих элементов последней нечетной 35строки, проходит через первые Ь заломинающих элементов первой нечетной строки.Источники информации,принятые во внимание при экспертизе 401. Вопросы радиоэлектроники. СерияЭлектронная вычислительная техника, выпуск М 0 1, 1975, с. 14, рис. 6.2, Брик Е. А. Техника ПЗУ, Советское45 радио, 1973, с, 15, рис. 2.1. (прототип),каренк 130илиал с на Техр Тира ИИПИ Государст по делам изоб 5, Москва, Ж -ППП Патент, едактор Л. Утехиаказ 6624/48ВН оставитель В. Вакаред А. Бойкасж 645венного комитетаретений и открыт35, Раушская набг. Ужгород, ул. П Корректор ЮГ 1 однисноеСССРийд. 4/5роектная, 4