Ассоциативное запоминающее устройство

ОП ИСАНИЕИЗОбРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалистическиеРеспублик и 1824311(51) . л. 6 11 С 15/00 Гееудерстеенный квинтет СССР ле делам изебретеннй и еткрытийОпубликовано 23,04.81, Бюллетень %15 Дата опубликования описания 25.04.81 АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕ УСТРОЙСТВО пителя. Раэается равной21. быстроде ольших ап. Иэобрете шим устройс вано, наприм носится к запоминаювходам одного пако накопителя приним исправных ацресов ко обладая высоким тройство требует бзатрат,изобретения - упр ресным рядност числу нОдна вием, ус ратурныхЦель н ормации йст-.паение устро тва. Поставленн что в ассодиа однозарядных костью 2 к би рядный регистр входами устро ам и может быть использацля хранения и поисканесправных адресах блоков памяти.Известно запоминающее устройство 5(ЗУ), используемое цля хранения и поиска информации о неисправных адресах,прецставляюшее полноацресное однозарядное устройство 11,Однако учитывая, что число неисправ-тфных адресов значительно меньше числаработоспособных, применение полновцресного одноразрядного ЗУ цля построенияустройства ддя хранения и обнаружениянеисправных адресов приводит к большой тфизбыточности оборудования.Наиболее близким техническим решением к предлагаемому является ЗУ, в котором выходы регистра адреса разбиты на30группы по числу накопителей, выходыкоторых соединены через элементы И с.выходом устройства, каждая группа раэряцов регистра адреса подключена к ад-. ая дель достйгвется тем, тивном ЗУ, содержащем Я адресных накопителей емт каждый и й +К-рвз, входы которого являютсяйства (гле К и К - пелые числа,. ЙЪ 1 и К Ъ 1), причем выходы одноразрядных адресных накопителей подключены ко входам элемента И, вьссод которого является выходом устройства, адресные входы 1-го однозарядного адресного накопителя (где 1 1,2, М ) подключены соответственно к выходам Я +К-разрядного регистра, начиная с 1-го по 1 +К-ый.3 82431На чертеже представлена структурная схема, ассоциативного ЗУ.Устройство содержит И +К-разрядный регистр 1, одноразрядные пресные накопители 2., 21 21 с К-адресными Входами каждый, алеьйнт И 3. Входы 4 оегистра 1 являются входами устройства. Выходы 5., 5 5 ц ." регистра 1 подключены к адресным входам накопителей 2., 2, , 2 следующим образом выходы 5,. 5 к подключены к адресным входам накопителя 21, выходы 5 Д Кч 1 к адресным вхоцам накопителя 2,1, и т.ц., выходы 5 й5+к 1, - к адресным вхо дам накопителя 2 . Выхоц каждого на копителя 2, 2, ,2 и подключен к соответствующему входу элемента И 3. Выход 6 элемента И 3 является выходом устройства.Устройство работает следующим об разом.. В исходном состоянии по всем адресам накопителей Д, 2, 2 записаны нули. Сигналы кода адреса блока памяти (БП) подаются на входы 4 регистра 1. 25 По сигналу обращения к БП происходит считывание информации из накопителей 2, 22По сигналу ошибки, возникшей в считываемом из БП слове, в элементы па- мяти накопителей 2 2 1, , 2 и, адресуемых разрядами неисправного кода адреса с выходов регистра 1, записываетсяф 1 ф. При -возникновении ошибки в другом слове, считываемом из БП описанная опера 35 ция записи 1 повторяется.Таким образом,.каждый раз при появ ленин нового неисправного адреса на регистре 1 в элементы памяти накопителейадресуемых разрядами регистра 1, записывается ф 1 ф. Максималь 1 4ное число неисправных адресов А не превышает 2 "При повторном обращении по неисправМому адресу из всех накопителей 2., 22 считывается "1" и элемент И 3 на выхоце 6 выдает сигнал обнаружения неисправного .адреса.Технико-экономическое преимущество, предлагаемого устройства по сравнению с известным заключается в значительном сокращении аппаратурной избыточности.Например,при емкости блока памяти 4096 слов и числе неисправных адресов (ячеек памяти),равном 64, количество Запоминающих элементов в устройстве сокращается в 4 раза.Формула изобретенияАссоциативное запоминающее устройство, содержащее Й оцноразряпных адресныхнакопителей емкостью 2 бит каждый иЙ +К-разрядный регистр, входы которого являются входами устройства (где Йи К - целые числа, Я 3 1 и К Ъ 1),причем выходы одноразрядных адресныхнакопителей подключены ко входам алемента И, выход которого является выходомустройства, от ли ча ющ ее с ятем,что, с целью упрощения устройства, в немадресные входи-го оцнораэряаогоадресного накопителя (гце 1 =1,2 М )подключены соответственно к выходамИ+К-разрядного регистра, начиная, с-го,по 1 +К-ый.Источники информации,принятые во внимание при акспертизе1. Патент США М 3768071,кл. 340-146.1, опублик. 1973.2. Патент США М 4028678,кл. 340-146.1, опублик. 1978 (прототип),тник Подпис митета СССР й и откръгтий4 Тираж 645 Государственного ко по делам иэобретени Москва, Ж, Ра