Постоянное запоминающее устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ . К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ Севз СоветскккСецкалксткческикРеспублик о 824312(5) й. л. Я 11 С 17/00 с присоединением заявки М -Вкударспаииый комитат СС С 3 ф ио делам иаебретений й еткрытийОпубликовано 23,04,81, Бюллетень %15 Дата опубликования описания 25.04.81 72) Автор нзобрете ни И. Шнлинговски ЯННОЕ ЗАПОМИНА УСТРОЙСТВОвходам с апресными дам с соответствуквц певых пересчетных б подключены ко входа которого подключен ки к шине установки н ко вторым вХоавм И 2. ющеев перел-фапреса Г 1.Однако устройство характеризуетсяневысоким быстродействием, которое определяется временем заполнения кодовогосчетчика, где формируется считываемое ми И на е схемы, и осатслово,В иствах максималь"- 1 тактов.писанных в устзвестных устрой ное время достигает 2(гае- разрядность ройство чисел). Наиболее блязким к пр технической сущности явл запоминающее устройство,р адреса, информвцио рого соединен с апресной а выход - со входомеалагаемому пояется постоянноесодержащее ренный вход кото- шиной устройстаешифратора адоецннены с соотгист зв,реса Изобретение относится к вычислительной технике н может быть использовано в запоминающих устройствах ОВМ с параллельной обработкой информацииИзвестно постоянное запоминв1 устройство с выдачей информации лельном коде, содержащее регистр с многовхоаовыми элементами ИЛИ на его выходах, счетчик с элемента его выходах, кольцевые пересчетны общий элемент ИЛИ, схему пуска нова 1,Недостатком устройства юляется низкое бьтстрот(ействне, которое определяется временем заполнения кодового счетчика.Известно также постоянное запоминающее устройство с выдачей информации впараллельном коае, соаержашее регистрадреса, соединенный через дешифратор садресными шинами, кольцевые пересчетнье блоки, кодовый счетчик, разрядныевыходы которого подсоединены к первымвходам выходных элементов И, многовходовые элементы ИЛИ, соединенные по шинами и по выхоими элемецтами кольлоков, выходы которыхм элемента И, выходчерез линию задержв исходное состояниевыхопных элементовветствуюшими входами элементов ИЛИпервой группы, выходы которых соединеныс информационными входами пересчетногоблока, установочный вход которого соединен с шиной установки В исходное состойьние устройства, с установочными входамирегистра адреса и блока пуска и останова, и с выходом элемента задержки, асчетный вход - с выходом первого элемента И, первый вход которого соединен 10с первым входом второго элемента И ис выходом блока пуска и останова, входкоторого соединен с шиной пуска и останова устройства, второй вход - со вторь 1 мвходом второго элемента И и с выходом 15генератора, инвертор, вход которого соединен с выходом пересчетного блока,входом элемента задержки и с первымивходами щ элементов И ( где щ- количествво групп считываемых слов), а выход -с третьим входом второго элемента И,выхоп которого соединен с тактовымвходом кольцевого регистра сдвига на у 1разрядов 1 гпе- разрядность считываемыхслов), установочный вход которого соепинен с выходом элемента задержаки,шиныопроса разрядных слоев - с выходами элементов И, вторые входы которых соединеныс выходами второй группы элементов ИЛИ,входы которых соединены с выходамидЕшифратора адреса, выходы элементовИЛИ третьей группы соединены с информацинными выходами устройства, а их входысоответственно с одноименными разрядными входами кольцеаого регистра асдвига ГЗ.Однако. устройство характеризуетсятакже невысоким быстродействием, определяемым временем выборки из кольцевого регистра сдвига, и наибольшее время 4 Овыборки равнотактам (где и - разрядность записанных в устройство чисел).Пель изобретения - повышение быстродействия устройства,с,5Поставленная цель достигается тем, что в постоянное запоминающее устройство, содержащее регистр адреса, информационный вход которого соединен с адресной шиной устоойства, а выход - со входом150 дешифратора адреса, выход которого сое- динен с соответствуюшими входами элементов ИЛИ первой группы, выход одного из элементов ИЛИ первой группы соединен с соответствующим информационным55 входом пересчетного блока, установочный вход которого соединен с виной установки в исходное состояние, с установочными входами регистра адреса, блока пуска и останова и с выходом элемента задержки, а счетный вход - с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И исвыходом блока пуска и останова, вход которого соединен с шиной пуска и останова устройства, второй вход - со вторым входом второго элемента И и с выходом генератора, инвертор, вход которого соединен с выходом пересчетного блока, входом элемента задержки и с одними входами третьего и четвертого элементов И, а выход - с третьим входом второго элемента И, выход которого соединен с инверсным тактовым входом кольцевого регистра, установочный вход которого соединен с выходом элемента задержки, один из входов кольцевого регистра соединены с выходами третьегои четвертого элементов И, другие вхопы которых соединены с выходами элементов ИЛИ второй группы, выходы элементов ИЛИ третьей группы попключены к информационным выходам устройства, а их выходы - к одноименным разрядным выходом кольцевого регистра сдвига, в него введены дополнительные группы элементов ИЛИ, элементы ИЛИ, дополнительные элементы И, выход первого дополнительного элемента И соединен с прямым тактовым вкоцом кольцевого регистра сдвига; первый вход - с выходом блока пуска и оста- нова, второй вход - с выходом генератора, третий вход - с выходом инвертора, четвертыйй - с выходом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с четвертым входом второго элемента И, а входы - с выходами элементов ИЛИ первой группы, кроме первого, и первыми входами элементов ИЛИ первой дополнительной группы, выходы которыХ соединены с информационными входами пересчетного блока, вторые входы элементов ИЛИ первой дополнительной груп-, пы соединены со входами первого элемента ИЛИ и выходами элементов ИЛИ второй дополнительной группы, входы которых соединены с соответствующими выходами дешифратора адреса, одни входы второго и третьего дополнительных элементов И соединены со входом инвертора, другие- через третьи и четвертые элементы ИЛИ соединены с соответствующими выходами дешифратора адреса, а выходы - с другими входами кольцевого регистра сдвига.Такое устройство позволяет увеличить быстродействие по сравненик с известным устройством, так как наибольшее времявыборки, определяемое при временнойвыборке из .кольцевого регистра сдвига,равно + тактам при ь четном и --+Х и+2.тактам,принечетном (гпе л - разрядность записанных в устройство чисел); 5На фиг. 1 представлена блок-схемаустройства на 32 восьмиразрядных двоичных числа на фиг, 2 - временная диаграмма работы устройства,Постоянное запоминающее устройствосодержит регистр 1 адреса, адреснуюшину 2 устройства, дешифратор 3 адреса,первую группу элементов ИЛИ 4, дересчетный блок 5, состоящий из элементов56 памяти, шинуустановки устройствав исходное состояние, блок 8 пуска и останова, элемент 9 задержки, первый. элемент И 10, второй элемент И 11 генератор 12,. шину 13 пуска и остановаустройства, инвертор 14, третий и четвертый элементы И 15, кольцевой регистр16 сдвига, вхопы 17 кольцевого регистра опроса разрядных слов в прямом коде,вторую группу элементов ИЛИ 18, третьюгруппу элементов ИЛИ 19, элементы2520 памяти кольцевого регистра сдвига,первый дополнительный элемент И 21,первый элемент 22 ИЛИ, второй элементИЛИ 23, первую дополнительную группуэлементов ИЛИ 24, вторую дополнительнуюЗ 0группу элементов ИЛИ 25, второй и третийдополнительные элементы И 26, третий ичетвертый элемент ИЛИ 27, входы 28кольцевого регистра (шины) опроса разрядных слов в инверсном коде.Кольцевой регистр 16 сдвига предназначен для записи начального кода числа,определяемого подсоединением информационных входов кольцевого регистра 16сдвига с установочным входом, и является40накопителем информации, Изменяя соответствующим образом соединение информационньк входов с установочным входом, можно изменять записываемые начальные копь45чисел, тем самым записыватьв устройствоновый массив чисел. Группы элементовИЛИ 4,18,25 и 27 предназначены дляорганизации,пр оизвольной выборки словпо данному адресу путем подсоединениявходов этих элементов к выходам дешиф 50раторв 3 адресаПостоянное запоминающее устройствоработает следующим образом.В исходном состоянии в регистре 1адреса и пересчетном блоке 5 записаннулевой код числа, а в кольцевом регистре16 сдвига - начальный код числа. Припоцаче кода адреса на апресную шину 2 12 бустройства возбуждается один выход дешифратора 3 адреса, с которого разрешающий сигнал либо через элементы ИЛИ 4 и 24, либо через элементы ИЛИ 25 и 24 поступает нв информационный вход элемента памяти пересчетного блока 5, с того же выхода дешифраторв 3 адреса разрешающий сигнал либо через элементы ИЛИ 4, кроме первого, и элемент ИЛИ 23 поступает на дополнительный вход второго элемента И 11, либо через элементы ИЛИ 25 и элемент ИЛИ 22 поступает на четвертый вход элемента И 21, а через элементы ИЛИ 18 и 27 на вто- . рой вход одного из элементов И 15 или 26. С приходом импульса с генератора 12 на вторые входы элементов И 10, 11 н 21 и сигнала с шины 13 пуска и останова устройства через блок 8 пуска и останова на первые входы элементов И 10, 11 и 21, на выходе элемента И 10 и на выходе элементов И 11 или 21 формируются сигналы, по которым в под" готовленный элемент 6 памяти записывается "1, а в кольцевом регистре 16. сдвига информации сдвигается нв один разряп либо влево, либо вправо, С приходом каждого следующегоимпульса с генератора 12 в пересчетном блоке 5 " 1 переносится в последуюши й элемент 6 памяти, а в кольцевом регистре 16 сдвига информация сдвигается на один разряд. Сигнал, сформировавшийся нв выходе пересчетного блока 5, поступает через инвертор 14 на третий вход элементов И 11 и 21 закрывая их, и на первые входы элементов И 15 и 26, формируя на соответствующей шине опроса разрядных слов импульс считывания из элементов 20 памяти информации записанной в них к этому моменту времени, которая через элементы ИЛИ 19 поступает на информационные выходы устройства. Сигнал с выхода пересчетного блока 5 через элемент 9 задержки произвопит установку элементов устройства в исходное состояние, и устройство готово к слэдующему обращению. В устройстве количество разрядов регистра спвига Ф равно и р где и - разрядность чисел, а Р=1,2,3 позволяет хранить Фар хии Количество тактовых импульсов, которое требуется произвести для выборки любого числа, равно Кс щ при И четном и К" - при и нечетном. В качестве начального ода числа может быть использован, например код ориентированного цикла образованный ориентированным эйлеровым графом.7 8243В некоторых случаях инфбрмацию удобно представлять в виде нескольких кодов ориентированных циклов. Тогда регистр 16 должен состоять из нескольких независимых кольцевых регистров сдвига.5формула изобретенияПостоянное запоминающее устройство, содержащее регистр адреса, информацион ный вход которого соединен с адресной шиной устройства, а выход - со входом Ьешифратора адреса, выход которого сое динен с соответствующими входами элементов ИЛИ первой группы, выход одного 15 из элементов ИЛИ первой группы соединен с соответствующим информационным входом пересчетного блока, установочный вход которого соединен с виной установки в исходное состояние,с установочными 20Фвходами регистра адреса.блока пуска и остаиова и с выходом элемента задержки, а счетный вход - с выходом первого элемента И, первый вход которого соединен с первым входом второго элемента И и с 25 выходом блока пуска и остановавход которого соединен с шинсй пуска и останова устройства, второй вход - с вторым входом второго элемента И и с выходом генератора, инвертор, вход которого сое анен с выходом пересчетного блока, входом элемента задержки ис одними вхацами третьего и четвертого элементов И,-.а выход - с третьим входом второго элемента И, выход ксеорого соединен с 35 инверсным тактовым входом кольцевогорегистра сдвига, установочный вход которого соединен с выходом элемента задержки, один из входов кольцевого регистра сдвига соЕдинены с выходами 40 третьего и четвертого элементов И, другие входы которых соединены с выходами элементов ИЛИ второй группы, выходы элементов ИЛИ третьей группы подключе 12 8ны к информационным выходам устройства,а их входы - к одноименным разряднымвыходам кольцевого регистра сдвигЫ,о т л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, в него введены дополнительные группыэлементов ИЛИ, элементы ИЛИ, дополнительные элементы И, выход первого дополнительного элемента И соединен с прямым тактовым входом .кольцевого регистрасдвига, первый вход - с выходом блокапуска и останова, второй вход - с выходомгенератора, третий вход - с выходоминвертора, четвертый - с выходом первого элемента ИЛИ, выход второго элементаИЛИ соединен счетвертым входом второго элемента И, а входы - с выходами элементов ИЛИ первой группы, кроме первого, и первыми входамн элементов ИЛИпервой дополнительной группы,. выходыкоторых соединены с информационнымивходами пересчетного блока, вторые входыэлементов ИЛИ первой дополнительнойгруппы соединены с входами первогоэлемента ИЛИ и выходами элементов ИЛИвторой дополнительной группы, входыкоторых соединены, с соответствующими,выходами дешифратора адреса, одни входывторого и третьего дополнительных элементов И соединены с входом инверторадругие - через третьи и четвертые элементы ИЛИ соединены с соответствующими выходами Вешифратора адреса, а выхо ды - с другими входами кольцевого регистра сдвига.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 335724, кл. С, 11 С 17/00, 1970.2. Авторское свидетельство СССРМ 337823, кл, ( 11 С 17/00, 1970.3. Авторское свидетельство СССРМ 741321, кл. С 11 С 17/00, 1974Составитель Л. АмусьеваРедактор А. Шишкина Техред М.Рейвес Корректор Г. РешетникЗаказ 2134/76 Тираж 645 . Подписное ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4