Компаратор

Оп ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик пи 813753 ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54 МПАРАТ Изобретение относится к вычислительной технике и может быть использовано при проектировании быстродействующих аналоговых интегральных схем.Известен компаратор, содержаший дифференциальный каскад (ДК) на транзисторах, эмиттеры которых заземлены через стабилитрон, а базы подключены к источникам входного тока на основе входного ДК 11 .Однако этот компаратор имеет сравнительно низкое быстродействие, так как насыщается один из транзисторов ДК.Наиболее близким по технической сущности к предлагаемому изобретению является компаратор, содержаший дифференциальный каскад на транзисторах, эмиттеры которых через стабилитрон соединены с общей шиной, базы подключены к входным клеммам, а коллекторы через первый и второй нагрузочные резисторы соединены перекрестно с базами транзисторов дифференциального каскада и подключены к эмиттерам каскадных транзисторов, базы которых объединены, а коллекторы подключены к шине питания через третий и четвертый нагрузочные резисторы, коллектор первого каскадного транзистора и катод диода объединены и соединены с выходной клеммой, а к коллектору второго подключен анод диода 12.Однако данный компаратор обеспечиваетнедостаточно быстрое переключение выходного напряжения, длительность которого определяется скоростью заряда (1/С) паразитных конденсаторов (С), подключенных к коллекторам каскадных транзисторов конечным током 1 ДК. Величина паразитных конденсаторов однозначно определена в рамках одной технологии изготовления ИС, а простое увеличение тока 1 приводит к увеличению потребляемой мощности и часто недопустимо.Цель изобретения - повышение быстродействия компаратора без существенного увеличения потребляемой мощности,Цель достигается тем, что в компаратор,содержащий дифференциальный каскад на транзисторах, эмиттеры которых заземлены через стабилитрон, базы подключены к пер вой и второй входным клеммам, а коллекторы через первый и второй нагрузочные резисторы перекрестно соединены с базами транзисторов и подключены к эмиттерам каскадных транзисторов, базы которых объеди 813753нены, а коллекторы подключены к шине питания через третий и четвертый нагрузочные резисторы, коллектор первого каскадного транзистора и катод диода объединены и соединены с выходной клеммой, а анод диода подключен к коллектору ьторого каскад ного транзистора, дополнительно введены транзистор и резистор, причем эмиттеры транзисторов дифференциального каскада соединены через введенный резистор с базами каскадных транзисторов и эмиттером введенного транзистора, база которого сое 10 динена с коллектором второго каскадного транзистора, а коллектор - с шиной питания.На чертеже приведена принципиальная электрическая схема компаратора. 15Схема компаратора содержит дифференциальный каскад на транзисторах 1 и 2, базы которых соединены с входными клеммами 3 и 4, эхиттсры через стабилитрон 5 заземлены, а коллекторы через нагрузочные резисторы 6 и 7 перекрестно соединены с ба зами транзисторови 2 и подключены кэмиттерам каскадных транзисторов 8 и 9, базы которых об ьединены, а коллекторыподключены через нагрузочные резисторы 10и 11 к шине 12 питания, коллектор каскадного транзистора 8 и катод диода 13 объсдинены и соединены с выходной клеммой 14,анод иода 12 подключен к кол.ек.ору кастранзистора 9, дооительноденный резистор 15 соединен с эмиттерами30транзисторов 1 и 2 и базами каскадныхранзнсторов 8 и 9, которые соединены сэмиттером введенного транзистора 16, база которого соединена с коллектором транзнстора 9, а коллектор -- с шиной 12 пи И 5.Устройство работает следующим образом.Если в начальный момент протекает ток с входной клеммы 3, а с входной клеммы 4 ток равен нулю, то ток, протекающий через резисторы 10 и 11 и диод 13, втекает в трап зистор 8, а затем в транзистор 2 и резистор 6. В резисторе 7 и транзисторах 1 и 9ока нет. На выходе дио,ом 13 устанавливается уровень логическогь нуля, равный напряжению базы транзстора 8, т. е. ни один из транзисторов не насыщен. Благодаря включению транзистора 12 и высоко- очного резистора, имеющего небольшую, но конечной величины (единицы гФ) емкость С относительно средней точки (в случае итегрального исполнения схемы такуюроль будет играть диффузионный резистор), в момент переключения тока со входа 3 на вход 4 изменение потенциала на базах 8 и 9 несколько задерживается ( - 5 нс).Благодаря этому обратная связь че 1)ез транзисторы 8 и 9 и резисторы 6 и 7 не успевает скомпенсировать большое изменение дифференциального напряжения на базах транзисторов 1 и 2 (как это происходит в известных схемах), возникающее от изменения входных токов. Таким образом, в резисторах 10 и 11 на время переходного процесса достигается так называемый эффект динамического увеличения тока, и время переключения выходного напряжения значительно уменьшается. Кроме этого, и ток стабилитрона имеет конечную минимальную величину (2 Ь + К(у) 1 ФИ 19 а напряжение на нем практически постоянно в процессе переключения.При чрезмерном увеличении сопротивления резистора 15 увеличивается выброс тока в резисторах 10 и 11, но уменьшается ток стабилитрона, и увеличиваются колебания напряжения на нем во время переходного процесса. Первое увеличивает быстродействие, второе - уменьшает. Таким образом, существует оптимальное сопротивление резистора 15, которое, как показали расчеты, подтвержденнь;е экспериментально, определяется из условия, что постоянная времени ЯС-цепи, подключенной к базам транзисторов 8 и 9 примерно на порядок меньше исходного (без 15 и 16) времени переключения. Аналогичные результаты получаются и при другом исходном состоянии компаратора.Применение предлагаемого изобретения позволяет повысить быстродействие монолитноо компаратора в 4 - 6 раз, практически не увеличивая потребляемую мощность.Формула изобретенияКом паратор, содержащий дифференциальный каскад на транзисторах, эмиттерыкоторых через стабилитрон соединены с общей шиной, базы подключены к первой ивторой входным клеммам, а коллекторычерез первый и второй нагрузочные резисторы перекрестно соединены с базами транзисторов дифференциального каскада и подключены к эмиттерам каскадных транзисторов, базы которых объединены, а коллекторы подключены к шине питания через третий и четвертый нагрузочные резисторы,коллектор первого каскадного транзистораи катод диода объединены и соединены с выходной клеммой, а анод диода подключен кколлектору второго каскадного транзистора,отличаощийся тем, что, с целью повышения быстродействия, в него введен транзистор и резистор, причем эмиттеры транзисторов дифференциального каскада соединенычерез введенный резистор с базами каскадных транзисторов и эмиттером введенноготранзистора. база которого соединена с коллектором второго каскадного транзистора,а коллектор - с шиной питания,Источники информации,принятые во внимание при экспертизе1. Алексеенко А. Г. Основы микросхемотехники. М., Советское радиэ, 1966.2. Авторское свидетельство СССР604145; кл. Н 03 К 5/20, 1975 (прототип).Составитель Л. Николаева Редактор Л. Повхан Техред А. Бойкас Корректор М. Коста Заказ 422/78 Тираж 988 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и оз крытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4