Логический элемент “запрет”

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соэоз Советских Социалистических Республик) М. Кл. Н 03 К 19/ 320927/18-21 оеударотееыыый ыамитетСовета Миииотров СССРыо делам иэобретеыыйи отирытий(45) Дата опубли ДК 621.382 (088. 00503 78, сования о ллетень Щ 1 сания 1501 7 72) Авторы изобрете(7) Заявитель 4) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ЗАПРЕТ ребляет зн лемент ность, обрете бляемо анный э ную мощ Целью из е потре е я является уменьмощности,10 26 2) Заявлено 14,0176(21) присоединением заявки Изобретение относится к импульсной технике.,Известен логический элемент Запрет, содержащий первый и второй усилительные каскады, включающие выходные п-р-и транзисторы и блок запрета. Эмиттеры входных транзисторов усилительного блока и блока запрета подключены к соответствующим входам. Подача сигнала запрета во втором усилительном каскаде осуществляется на один эмиттер двухэмиттерного транзистора, Два выхода усилителя, соединенные,с коллекторами первых выходных п"р-и транзисторов и через диоды - с эмиттерами вторых выходных п-р-и транзИсторов, инвертированы друг относительно друга 1 1).Наиболее близким к Предлагаемому является элемент, содержащий два вход ных транзистора, база одного иэ которых через диод и резистор соединен,а с источником питания и,через разделительный диод с источником запрещающего сигнала, база второго транзистора через диод и резистор соединена с источником питания и через второй разделительный диод с источником ин" формационного сигнала, и инвертирующий транзистор ) 2 ). Поставленная цель достигается тем, что в логическ.й элемент, содержащий два входных транзистора, база одного из которых через диод и резистор соединена с источником питания и через разделительный диод и источником запрещающего сигнала, база второго транзистора через диод и резистор соединена с источником питания и через второй разделительный диод с источником информационного сигнала, и инвертирующий транзистор, введены четыре дополнительных диода и резистор, причем первый дополнительный диод включен между змиттером первого транзистора и точкой соединенйя резистора и диода, подключенного к базе второго транзистора, эмиттер которого через разнополярно включенные второй и третий дополнительные диоды соединен с базой инвертирующего транзистора, при этом точка соединения упомянутых второго и третьего дополнительных транэи-.торов соединена через дополнительный резистор с источником питания и черезчетвертый дополнительный диод с эмиттером первого входного транзистораПринципиальная электрическая схема элемента приведена на чертеже.Элемент содержит входной транзистор 1, разделительные диоды, диод 2,5 входной диод 3, входной транзистор 4, разделительный диод 5, диод 6, резистор 7, инвертирующий транзистор 8, диоды 9-12 и резисторы 13-16, На вход 17 подан информационный сигнал, на 1 О вход 18 - запрещающий сигнал.Выходные сигналы снимаются с выходов 19, 20.принцип работы заключается в следующемаПусть ко входу 18 приложен низкий потенциал. От шины питания через резистор 7, диод 5 ток замыкается на общую шину. Транзистор 4 запирается, обесточивает цепи диодов 9 и 11, под О готавливая схему к прохождению сигналов по входу 17, При поступлении на вход 17 высокого потенциала, диод 3 запирается, и ток от шины питания через резистор 13, диод 2 смещает в прямом направлении переход база-коллектор транзистора 1, который переходит в насыщенное состояние. Низкий потенциал с эмиттера транзистора 1 поступает на выход 19 усилителя. Ток, протекающий через резистор 15,ответвляется в цепь: диод 10, открытый транзистор 1, а цепь диода 11 обесточена запертым транзистором 4. Отсутствие тока через диод 12 и переход база-коллектор транзистора 8 обеспечивает запирание последнего. Высокий потенциал с эмиттера транзистора 8 поступает на выход 20 усилителя.При поступлении на вход 17 низкого потенциала, ток через резистор 13, 40 диод 3 замыкается на общую шину. Отсутствие базового тока через диод 2, запирает транзистор 1,и высокий потенциал эмиттера передается на выход 19. Диод 10 заперт, и ток от шины пи тания через резистор 15, диод 12 смещает в прямом направлении переход. база-коллектор транзистора 8 и отпирает его. Низкий потенциал эмиттра насыщенного транзистора 8 поступает на бОвыход 20.Таким образам, при наличии низкого потенциала на входе 18 ипоступлении по входу 17 высокого уровня на выхо.де 19 устанавливается низкий потенцию 6 а на выходе 20 - высокий.Подача по входу 17 низкого потенциала обеспечивает высокий уровень на выходе 19 и низкий потенциал на выходе 20. Запрещение прохождения сигнала че" рез усилитель реализуется подачей вы- сокого потенциала на вход 18, В этом случае ток через резистор 7 и диод 6 отпирает транзистор 4. По цепи резистор 13, диод 9, открытый транзистор 4, а также по цепи резистор 15, диод 11 и открытый транзистор 4 ток проходит . на общую шину. Транзисторы 1 и 8 запираются, и высокий потенциал эмиттеров поступает на выходы 19 и 20. Это состояние сохраняется при подаче любого сигнала на вход 17 усилителя.Импульсный усилитель обладает низкой потребляемой мощностью вследствие инверсного включения транзисторов.Упрощение принципиальной схемы (уменьшение числа схемных элементов), уменьшение числа резисторов. и диодов, имеющих общую точку соединения, транзисторов с общей коллекторной областью, а также слаботочный режим работы транзисторов способствуют повьыению надежности устройства.формула изобретенияЛогический элемент Запрет, содержащий два входных транзистора, база одного иэ которых через диод и резистор соединена с источником питания и через разделительный диод с источником запрещающего сигнала, база второго транзистора через диод и резистор соединена с источником питания и че" рез второй разделительный диод с источником инфсрмационного сигнала, и инвертирующий транзистор, о т л и ч а ю щ и й с я тем, что с целью уменьшения потребляемой мощности, в него введены четыре дополнительных диода и резитор, причем первый дополнительный диод включен между эмиттером первого транзистора и точкой соединения резистора и диода, подключен ного к базе второго транзистора, эмиттер.которого через разнополярно включенные второй и третий дополнительные диоды соединен с базой инвертирующего транзистора, при этом точка соединения упомянутых второго и третьего дополнительных транзисторов соединена через дополнительный резистор с источником питания и через четвертый дополнительныйдиод с эмиттером первого входного транзистора.Источники информации, принятые во внимание при экспертизе:1. Микросхемы интегральные,сер.134-2, ЧТУ.93.487.000,ТУ, 1973.2. Техов Зае 1 оолзеов,1971,И 5449Составитель Т.АртюкТехред З.фантаКо екто Е.Папп Рецакто Л.К асова М еФилиал ППП .Патент , г. Ужгород, ул. Проектная, 4 Заказ 152/46 Тираж 1086 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Ю Фу уу да ь