Частотно-фазовый компаратор

г". ч:малбифллюга:а Мй;зд 1 1794713 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Ооветсккх Свннанистнческнх Республик(45) Дата опубликования описания 07.01.81(088,8) ое деиам изобретений и открытий(54) ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТОР Изобретение относится к импульснойтехнике и предназначено для сравнения частоты и фазы последовательностей импульсов,Известен частотно-фазовый компаратор,содержащий три 1 К-триггера, два инвертора и элемент ИЛИ, входы которого являются входами устройства, при этом один входустройства через первый инвертор подключен к объединенным первым 1-входам 1 Ктриггеров, другой через второй инвертор -к объединенным первым К-входам 1 К-триггеров, инверсный выход элемента ИЛИ соединен с входами синхронизации 1 К-триггеров, прямые выходы первого и второго 151 К-триггеров соединены со вторыми 1-входами второго и третьего 1 К-триггеров соответственно, а инверсные выходы второго итретьего 1 К-триггеров подключены к вторым К-входам первого и второго 1 К-триггеров соответственно 111.Однако точность сравнения в таком компараторе невелика,Цель изобретения - повышение точностисравнения частоты и фазы последовательностей импульсов.Для этого в частотно-фазовом компараторе, содержащем три 1 К-триггера, два инвертора и элемент ИЛИ, входы которогоявляются входами устройства, при этом 3 один вход устройства через первый инвертор подключен к объединенным первым 1-входам 1 К-триггеров, другой через второй инвертор подключен к объединенным первым К-входам 1 К-триггеров, инверсный выход элемента ИЛИ соединен с входами синхронизации 1 К-триггеров, прямые выходы первого и второго 1 К-триггеров соединены со вторыми 1-входами второго и третьего 1 К-триггеров соответственно, а инверсные выходы второго и третьего 1 К-триггеров подключены ко вторым К-входам первого и второго 1 К-триггеров соответственно, прямой выход первого 1 К-триггера соединен с третьим 1-входом третьего 1 К-триггера, а инверсный выход третьего 1 К-триггера соединен с третьим К-входом первого 1 К-триггера.На чертеже приведена структурная электрическая схема предлагаемого компаратора.Компаратор содержит первый инвертор 1, элемент ИЛИ 2, второй инвертор 3 и первый, второй и третий 1 К-триггеры 4 - 6.Работает компаратор следующим образом.При подаче на входы компаратора последовательности коротких импульсов в виде логического 0 возможны три режима его работы: частота следования импульсов на3первом входе больше, чем на втором; частота следования импульсов на первом входе меньше, чем на втором; частота следования импульсов на первом и втором входах равны.Рассмотрим работу компаратора в первом режиме. В исходном состоянии на прямых выходах 1 К-триггеров 4, 5, 6 - логический 0.Импульсы, поступающие на первый вход компаратора, будут переключать 1 К-триггер 4 в состояние логической 1, импульсы, поступающие на второй вход компаратора, будут возвращать 1 К-триггер 4 в нулевое состояние, Так как частота следования импульсов на первом входе больше, чем на втором, то периодически будет возникать ситуация, когда в промежутке времени между двумя импульсами на первом входе, на втором входе импульсов не будет. 11 ервый из этих двух импульсов вызовет установку в 1 1 К-триггера 4, при этом с его прямого выхода сигнал логической 1 поступит на второй 1-вход триггера 5 и разрешит его переключение в 1,При поступлении второго подряд импульса на первый вход 1 К-триггер о установится в 1. С его инверсного выхода поступит сигнал логического О, запрещающий установку в 0 триггера 4. Вторичное появление на первом входе двух импульсов, в промежутке между которыми не будет импульса на втором входе, приведет к установке в 1 1 К-триггера 6, при этом с инверсного выхода 1 К-триггера 6 на третьи К-входы 1 К-триггеров 4, Ь поступит сигнал логического 0, запрещающий им установку в 0.Таким образом, в режиме, когда частота следования импульсов на первом входе компаратора больше, чем на втором, 1 К-триггеры 4 и 5 находятся постоянно в состоянии логической 1, а 1 К-триггер 6 переключается в 1 импульсами с первого входа компаратора и в О - импульсами со второго входа.На прямом выходе 1 К-триггера 5 (выходе компаратора) будет постоянно сигнал логической 1.Во втором режиме работы компаратора, при частоте следования импульсов на первом входе компаратора меньшей, чем на втором, будет периодически возникать ситуация, когда в промежутке времени между двумя импульсами на втором входе компаратора, на первый вход не поступит ни одного импульса. В результате, независимо от исходного состояния компаратора, наступит момент, когда триггеры 4 - 6 окажутся в состоянии логического 0. При этом с прямого выхода 1 К-триггера 4 на вторые 1-входы 1 К-триггеров 5 и 6 поступит сигнал логического 0, запрещающий им установку в 1. При поступлении импульса на второй вход компаратора, 1 К-триггер 4 бу 5 10 15 20 25 30 35 40 45 50 5500 65 дет устанавливаться в состояние 0, а при поступлении импульса на первый вход компартора, 1 К-триггер 4 будет возвращаться в состояние 1. Триггеры 5 и 6 будут постоянно находиться в состоянии О и на прямом выходе 1 К-триггера 5 (на выходе компаратора) постоянно будет сигнал логического 0.В третьем режиме работы компаратора, при одинаковой частоте следования импульсов на первом и втором выходах компаратора, 1 К-триггер 4 установится в состояние 1, 1 К-триггер 6 в состояние 0, а 1 К-триггер 5 будет переключаться в состояние 1 импульсами, поступающими на первый вход, а в состояние 0 импульсами, поступающими на второй вход.Таким образом, на выходе компаратора будут формироваться прямоугольные импульсы с коэффициентом заполнения, пропорциональным разности фаз сигналов на первом и втором входах компаратора,В частности, при изменении времени задержки 1, сигнала на втором входе относительно первого входа от 0 до Т (Т - период следования импульсов на первом входе) коэффициент заполнения К, сигнала с прямого выхода триггера 5, будет изменяться от 0 до 1.При 1, ( О, йз = О, т. е. на прямом выходе 1 К-триггера 5 постоянно держится сигнал логического 0. При 1 э ) Т, йз = 1, т. е. на прямом выходе 1 К-триггера 5 постоянно присутствует сигнал логической 1.В режиме равенства частот триггер 4 будет постоянно находиться в состоянии 1, а триггер 6 в состоянии 0. Если триггер 4 находится в состоянии 0, то, при совпадении во времени импульсов на первом и втором входах компаратора, триггеры 4 - 6 примут состояние 0, 1, 0 соответственно. Приход очередного импульса на первый вход компаратора вызовет переключение триггеров 4, 5 и 6 состояния 1, 1 и О, если первым поступит импульс на второй вход компаратора, то триггеры 4, 5, 6 переключатся в состояния 0, 0, 0 соответственно.Аналогично, если исходными состояниями триггеров 4, 5, 6 были 1, 1, 0, то одновременное поступление импульсов на входы компаратора переключит триггеры 4, 5, 6 в состояние 1, 0, 1 соответственно. Затем, если первым во времени поступит импульс на первый вход компаратора, то триггеры 4, 5, 6 изменят свои состояния на 1, 1, 1, а если первым будет импульс на втором входе компаратора, то триггеры 4, 5, 6 примут состояния 1, О, 0,Видно, что при одновременном поступлении импульсов на входы компаратора возникает кратковременное отклонение от нормальной работы компаратора, которое устраняется с приходом на любой из входов794713 Формула изобретения Составитель В, Лякишев Редактор Г. Петрова Техред А; Камышникова Корректоры: О, Гусева и А. СтепановаЗаказ 38/13 Изд. Мо 163 Тираж 988 ПодписноеНПО Поиск Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. 45 Типография, пр. Сапунова, 2 очередного импульса, не совпадающего вовремени с импульсом на другом входе компаратора. Частотно-фазовый компаратор, содержащий три 1 К-триггера, два инвертора и элемент ИЛИ, входы которого являются входами устройства, при этом один вход устройства через первый инвертор подключен к объединенным первым 1-входам 1 К-триггеров, другой через второй инвертор подключен к объединенным первым К-входам 1 К-триггеров, инверсный выход элемента ИЛИ соединен с входами синхронизации 1 К-триггеров, прямые выходы первого и второго 1 К-триггеров соединены со вторыми 1-входами второго и третьего 1 К-триггеров соответственно, а инверсные выходы второго и третьего 1 К-триггеров подключе ны к вторым К-входам первого и второго1 К-триггеров соответственно, отл и ч а ющ и й с я тем, что, с целью повышения точности, прямой выход первого 1 К-триггера соединен с третьим 1-входом третьего 1 К триггера, а инверсный выход третьего 1 Ктриггера соединен с третьим К-входом первого 1 К-триггера. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР по заявке Кв 9145657, кл. Н ОЗК 9/04, 1975.