Формирователь ступенчатого напряжения

ЙС ОП НИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 17. 04,79 (21) 2753212/18-21 (51)М ХЛ с присоединением заявки Йо -Н 03 К 4/02 Государственный комитет СССР оо дедам изобретений и открытий(71) Заявитель 154) ФОРМИРОВАТЕЛЬ СТУПЕНЧАТОГО НАПРЯЖЕНИЯ ЗО Изобретение относится к импульсной технике и может быть использовано в формирователях напряжения симметричной треугольной Формы с высокой стабильностью амплитудно- временных параметров.Известен формирователь симметричного напряжения, содержащий два импульсных генератора, выходы которых подключены к входам триггера, выходы 10 которого через ключи соединены с интегрирующей цепью 11).Недостатком устройства является низкая стабильность параметров сигнала. 15Известен формирователь ступенчатого напряжения, содержащий тактовый генератор, сумматор, выход которого подключен ко входам двух запоминающих элементов, выходы которых че рез ключи соединены со входами сумматора 121Недостатком устройства является ограниченность функциональных возможностей.25 Цель изобретения - . расщирение функциональных возможностей. Поставленная цель достигается тем, что в формирователь ступенча того напряжения, содержащий тактовый генератор, первый и второй запоминающие элементы, каждый из которых выполнен , например, на конденсаторе, ключе и согласующем усилителе, первый и второй выходные ключи,первый входной ключ, вход которогоподключен к источнику входного сигнала, а выход - к первому входу сумматора, выход которого соединен совходом первого и второго запоминающих элементов, причем управляющиевходы первого выходного ключа и второго запоминающего э:;емента подключены к первому выходу тактового генератора, а управляющие входы второговыходного ключа и первого запоминающего элемента - ко второму выходутактового генератора, введены второйвходной ключ, логический блок, выполненный, например на двух элементах И и счетчике, вход которого подключен к первому выходу тактовогогенератора, первый выход - к управляющему входу первого входного ключа, второй выход - к управляющемувходу второго входного ключа, входкоторого соединен с источником входного сигнала, а выход - с третьимвходом сумматора.На чертеже изображена структурная схема Форйирсвателя ступенчатого на,пряжения.Устройство содержит источник 1 входного сигнала, первый входной ключ 2, сумматор 3, первый и второй выходные ключи 4 и 5, первый и второй запоминающие элементы б и 7,тактовый генератор 8, логический блок 9, состоящий из двоичного счетчика 10, элементов 11 и 12 И, второй входной ключ 13. Вход первого входного ключа 2 подключен к источнику 1 входного сигнала, а его выход - к первому входу сумматора 3, выход которого соединен со входами первого и второго запоминающих элементов б и 7.управ ляюцие входы первого выходного ключа 4 и второго запоминающего элемента 7 подключены к первому выходу тактового генератора 8, а управляющие входы второго выходного ключа 5, первого запоминаюцего элемента б - ко второму выходу тактового генератора 8. Вход логического блока 9 подключен к первому выходу тактового генератора 8, первый выход - к управляющему входу первого входного ключа 2, вто-рой выход - к управляюцему входу второго входного ключа 13, вход которога соединен с источником 1 входного сигнала, а выход - с третьим входом сумматора. Логический блок 9. выполнен в виде счетчика 10 и двух элементов 11 и 12 И, первые входы которых соединены со входом счетчика 10, а вторые вхоцы - с выходами счетчика 10.Устройство работает следующим образом.Генератор 8 формирует две последовательности прямоугольных импульсов напряжений, сдвинутых между са- ф бой на 180 . Первое напряжение управляет работой первого выходного ключа 4, ключом запоминающего элемента 7 и логического блока 9, а второе напряжение управляет работой ключа 5 45 и ключом фзапоминающего элемента б, При логической единице ключи замыкаются, а при логическом нуле - размыкаются, Сумматор 3 па каждому входу имеет единичные коэфФициенты переда- Я чи по модулю. Конденсаторы запоминающих элементов 6 и 7 разряжены, счетчик 10 обнулен, на одном входе элемента 12 установлена единица с инвертирующего выхода счетчика 10, обеспечивающая прохождение тактовых импульсов через элемент 12 И. При поступлении первого управляющего тактового импульса с выхода логического блока 9 замыкаются ключи 2 и 4 и ключ запоминающего элемента 7. На выходе сумма О тара 3 устанавливается напряжение О, При этом конденсатор запоминающего элемента 7 заряжается через малое выходное сопротивление сумматора 3 до значения напряжения О . Параметры, 65 выбраны так, чтобы выполнялисьсоотношенияК,С Г; Я С ОТбч,/где Н, - выходное сопротивление сумматора 3;С - емкость каждого конденсаторазапоминающих элементов б и 7;Кэ - входное сопротивлениесогласующего усилителязапоминающих элементов6 и 7;С - длительность управляющеготактового импульса.При выполнении условия первого неравенства в течение первого полуперио,ца первого управляюцего тактового импульса напряжение на выходе запоминающего элемента 7 остается неизменными равным О . В течение второго пслупериода первого управляющего тактового импульса ключ 5 и ключ запоминающего элемента 6 замыкается, а ключи2 и 4, ключ запоминающего элемента 7размыкаются. Согласно второму неравенству, напряжение на выходе запоминающего элемента в течение временивторого палупериода первого управляюцего тактового импульса будет постоянным и равное О . Через ключ 5 онапоступает на второй вход сумматора 3и при этом конденсатор запоминающегоэлемента 6 заряжается до напряженияО . Далее, после поступления второгоуправляющего тактового импульса, втечение его первого полупериада взамкнутом состоянии находятся ключи2 и 4, ключ запоминающего элемента 7,а ключ 5 запоминающего элемента бв разомкнутом состоянии. При этом навыходе сумматора устанавливается напряжение, равное 2 О, так как на первый и второй входы сумматора поступают напряжения равные О. Затем, в те -чение второго полупериода второго управляющего импульса ключи 2 и 4,ключзапоминающего элемента 7 разомкнуты,а ключ 5, запоминающего элемента бзамкнут и при этом на второй входсумматора через ключ 5 поступает напряжение 2 О.В результате на выходах запоминающих элементов 6 и 7 формируются нарастающие ступенчатые напряжениясдвинутые на время 2 С,После поступления на вход логичесПкого блока 9 2 импульсов (количество разрядов счетчика 10) на выходе последнего разряда счетчика 10 появляется уровень логической единицы, которым открывается элемент 11 И,.при этом элемент 12 И закрывается. Начиная с этого момента управляющие тактовые импульсы поступают на управляющий вход второго входного ключа 13, а на управляющий вход первого входного ключа поступает уровень логического нуля. Выход ключа 13 соединен с инвертируюцим третьим входом сумматора 3, Вследствие этого, при каждом773919 Формула изобретения ВНИКПИ Заказ 7531/79 Тираж 995 Подписное Филиал ППП Патент, г, Ужгород, ул. Проектная, 4 такте напряженке на конденсаторах запоминающих элементов б и 7 уменьшается на значение 0 , Формкруется падающий участок ступенчатого напряжем-нкя. После прохождения 2 импульсов напряжение на конденсаторах запоминающих элементов б к 7 уменьшается до нуля,а счетчик 10 устанавливается в первоначальное состояние. Устройство возвращается в ксходное состояние. При последующем поступле- нии тактовых импульсов процесс Формирования напряжения симметричной треугольной Формы, повторяется, Устройство позволяет формировать напряженке скмметркчнок треугольный форьы, причем с высокой стабильно 15 стью амплитудно-временных параметров, Это объясняется тем, что введение второго входного ключа 13, логкчес кого блока 9 позволяет формировать падающий участок ступенчатого напря- Я жения. Высокая стабильность ам плитудно-временных параметров достигается возможностью генерирования тактовых импульсов кварцованным задающим генератором и обеспечивает большую точность Формирования мгновенных значений сигнала эапоминающими элементамк б к 7, сумматором 3 и числом разрядов счетчика 10.Погрешность Формирования амплитудно-временньж параметров сигнала может быть уменьшена до 0,2-0,1. Формирователь стугенчатого напряжения, содержащий тактовый генератор,первый и второй запоминающие элементы, каждый из которых выполнен, например на конденсаторе, ключе и согласующем усилителе, первый и второйвыходные ключи, первый входной ключ,вход которого подключен к истоникувходного сигнала, а выход - к первому входу сумматора, выход которогосоединен со входом первого и второгозапоминающих элементов, причем управляющие входы первого выходного ключаи второго запоминающего элемента подключены к первому выходу тактовогогенератора, а управляющие входы второго выходного ключа, первого запоминающего элемента - к второму выходутактового генератора, о т л и ч а ющ и й с я тем, что, с целью расширения Функциональных возможностей, внего введены второй входной ключ,логический блок, выполненный, напри"мер на двух элементах И и счетчике,вход которого подключен к первомувыходу тактового генератора, первыйвыход - к управляющему входу первого входного ключа, второй выход - куправляющему входу второго входногоключа, вход которого соединен с источником входного сигнала, а выходс третьим входом сумматора. Источники информации,принятые во внимание при экспертизе1. квторское свидетельство СССРР 499655, кл. Н 03 К 4/Об, 1974.2. Авторское свидетельство СССРпо заявке Р 2590843/18-21,кл. Н 03 К 4/02, 1978.