Ассоциативное запоминающее устройство

73474 Союз Советских Социалистических Республик(45) Дата опубликования оп Авторы(б 1) Дополните (22) Заявлено с присоединение государственный комитет(23) Приоритет Изобретение относится к области вычислительной технике и может найти примене. ние в дискретных устройствах, использующих ассоциативные запоминающие устройств а.5Известны ассоциативные запоминающие устройства (АЗУ), построенные на ассоциативных запоминающих элементах 11, 21. В приведенных ассоциативных запоминающих устройствах возможен простой поиск 1 О ври маскировании произвольного числа разрядов, поиск по критерию больше - меньше не может быть осуществлен без .введения дополнительных структурных блоков. 15Наиболее близким. техническим реше,нием к изобретению является ассоциативное запоминающее устройство 3, содержащее матрицу ассоциативных запоминающих элементов на МДП-транзисторах, дешифра О тор кода адреса, соединенный шинами выбора слов с затворами адресных транзисторов, схему разрядной логики, соединенную ттрямыми и инверсными разрядными шичами с затворами контрольных транзисторов, индикатооы совпадения, шины питания.Недостаток АЗУ заключается в том, что отоиск слов, больших или меньших признака опроса, может осуществляться только при условии проведения цикла опросов с модифицированным признаком опроса, чтотребует больших затрат времени,Цель изобретения - увеличение быстродействия устройства.Поставленная цель достигается тем, чтов устройство, содержащее матрицу запоминающих элементов на МДП-транзисторах,дешифратор кода адреса, шины выбораслов которого соединены с первым входомзапоминающих элементов, логический блок,прямые и инверсные разрядные шины которого соединены с вторым и третынм входами запоминающих элементов, индикаторы и шину нулевого потенциала, введенырегистр сдвига, шины несовпадения единицы, несовпадение нуля и опроса разряда, вентили и блок коммутации. Входы блока коммутации соединены с выходами регистра сдвига, а выходы - с шинами опроса разряда, соединенными с первыми входами соответствующих вентилей, вторыевходы которых связаны с первыми выходами запоминающих элементов, второй и третий выходы которы., подключены к,шинамнесозпадения нуля н шинам несовпадение единицы соответственно, которые соединены с инлпкатэрами, выходы вентилейсоединены с шиной нулевого потенциала.На чертеже представлена схема предложенного устройства.Устройство содержит магрицу 1 запоминающих элементов на МДП-транзисторах, дешифратор 2 кода адреса, логический блок 8, индикаторы. 4, запоминающие элементы 5, регистр б сдвига, шины 7 выбора слов, шины 8 опроса разряда, прямые шины 9 и инверсные шины 10, шины 11 несовпадения единицы, шины 12 несовпадение нуля, адресные транзисторы 13, логические транзисторы 14, нагрузочные транзисторы 15, контрольные транзисторы 1 б, индикаторные транзисторы 17, вентили 18, блок 19 коммутации, первые вентильные транзисторы 20, вторые вентильные транзисторы 21, шину 22 питания, транзисторы 23 опроса.В устройстве матрица 1 запоминающих элементов на МДП-транзисторах, дешифратор 2 кода адреса соединены шинамп 7 выбора слов с первыми входами запоминающих элементов, т, е с затворами адресных транзисторов 13. Логический блок 3 соелинена прямыми 9 и инверсными 10 разрядными шинами с вторыми и третьими входами запоминающих элементов, т. е, с затворами контрольных транзисторов 16, входы индикаторов 4 шинами 11 несовпадения единицы и шинами 12 несовпаление нуля - с вторыми,и третьиюи выходами запоминающих элементов, т. е. со стоками соответствующих контрольных транзисторов 1 б, а первые входы вентилей 18, т. е. затворы транзисторов 23 опроса каждого запоминающего элемента 5 шинами 8 опроса разряда - с,выходами блока коммутации, т. е, первыми 20 и вторыми 21 вентпльными транзисторами. Входы блока 19 коммутации связаны с выходами регистра б сдвига.Работает устройство следующим образом.В режиме поиск по критерию (больше или меньше заданного значения) на разрядные шины 9 и 10 из логического блока 3 по- ступа, инверсный код опроса, При наложении маски на разряд обе шины остаются под нулевым потенциалом, На вход регистра б сдвига подается импульс запуска. На затворы первых вентильных транзисторов 20 подается потенциал, открывающий эти транзисторы на все Время поиска больше.го или меньшего. Производится предварительный заряд паразитных емкостей шин 11 и 12 несовпадения. Затем с выхода регистра б сдвига на шину 8 опроса первого (старшего) разряда через блок 19 коммутации поступает импульс опросапопадающий на первые входы вентилей 18 во всех элементах 5 первого разряда, В тех элементах 5, где несовпадение хранимой информации с кодом опроса, происходит, разряд одной из шин несовпадения через соответствующие контрольный,1 б и индикаторный 17 транзисторы и транзистор 23 опроса. Если элемент 5 хранит 1, то при несовпадении разряжается шина 11 (сигнал больше), ес ли элемент хранит 0, то при несовпалении разряжается вторая шина 12 (сигнал меньше). В случае совпадения кода опроса (с учетом маски) с хранимой информации обе шины несовпадения (11 и 12) в соответствующем слове хранят предварительный заряд. При несовпадении инликатор 4 блокируется в состоянии, соответствующем сигналу больше или меньше, и при опросах последуюгцих разрядов своего состояния не меняет.Затем происходит предварительный заряд шин несовпадения единицы 11 и нуля 12, после чего с второго выхода регистра б сдвига на шину 8 опроса второго разряда через блок 19 коммутации поступает импульс опроса. Сравнение хранимой в запоминаюгцем элементе второго разряда информации с колом опроса проволится так 20 же, как и в перзом разряле. Полобнымже образом осуществляется последовательный опрос всех остальных разрядов матрицы 1. После опроса всех разрядов инликаторы 4 будут находиться в состояниях, соот ветствующих сигналам больше, меньше илиравно. 30 35ет так же, как и в режиме поиск большего 45 50 55 бО 65 В режиме поиск совпадения первые вентильные транзисторы 20 закрыты, а нл затворы вторы Вентильных транзисторов 21 после окончания предварительного заряда шин 11 и 12 несовпадения подается открывающий потенциал и все шины опроса разряда 8 подключаются к шине 22 питания. Во всем остальном устройство работаили меньшего,При совпадении хранимой в каком-либо слове информации с кодом опроса шины 11 и 12 несовпадения данного слова хранят предварительный заряд и индикатор 4 фиксирует совпадения,В режиме запись код адреса поступает на вход дешифратора 2 кода адреса, выбирается соответствующая шина 7 выбора слова, на которую подается потенциал, открывающий адресные транзисторы 13, подключая логические транзисторы 14 к разрядным шинам 9 и 10, на которых установлена записываемая информация.В режиме считывание проводится .предварительный заряд паразитных емкостей разрядных шин 9 и 10 (схема предзаряда на чертеже не показана), затем открываются адресные транзисторы 13 выбранного слова и производится разряд паразитных емкостей разрядных шин, соединенных с открытым плечом запоминающего элемента. Регенерация инфармации осуществляется подачей импульса на затворы и стоки нагрузочных транзисторов 15.В предлагаемом устройстве поиск по критерию требует меньших затрат времени за счет исключения модификации кода оп731474 Формула изобретения Составитель А. Керенская едактор И. Грузова Техред А. Камышникова Корректор С, Файн509 Изд. М 257 Тирах 673иск Государственного комитета СССР по делам изобр113035, Москва, Ж, Раушская наб., д. 4/5 аказПОдппсное ткрытий ий н. Харьк. фил. пред, Патен роса и произведения опроса каждого разряда за время, меньшее полного цикла АЗУ,Ассоциативное запоминающее устройство, содержащее матрицу запоминающих элементов на МДП-транзисторах, дешифратор кода адреса, шины выбора слов которого соединены с первым входом запоминающих элементов, логический блок, прямые и инверсные разрядные шины которого соединены с вторым и третьим входами запоминающих элементов, индикаторы и шину ну левого потенциала, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены регистр сдвига, шины несовпадения единицы, не совпадения нуля и опроса разряда, вентили и блок коммутации, входы которого соединены с выходами регистра сдвига, а выходы - с шинами опроса разряда, соединенными с первыми входами соответствующих вентилей, вторые входы, которых соеди иены с первыми выходами запоминающихэлементов, второй и третий выходы которых подключены к шинам несовпадения нуля н шинам несовпадения единицы соответсгвенно, которые соединены с индикатора ми, выходы вентилей соединены с шинойнулевого потенциала,Источники информации, принятые вовнимание при экспертизе:15 1. 1 ЕЕЕ 1. о 1 Ьо 1 Ы-Яа 1 е С 1 гсш 1 з, 1970,5, хо 5, стр. 208 - 215.2. Старос Ф. Г. и др. Полупроводниковые интегральные ЗУ, Энергия, 1973,с, 101 - 104,20 3. Т 11 е Еес 1 гопс Епдепеег 1 пд, 1970, М б,с. 54 - 5 о (прототип),гг