Устройство для решения дифференциальных уравнений

пФт 4 фтно-тбфи есаяОгн,ЯЯ й Щ:,й, ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 110478 (21) 2603663/18-24с присоединением заявки Мо -(51)М, Кд,2 6 06 6 7/38 Государственный комитет СССР но делам изобретений и открыти й(72) Авторы изобретения Казахский ордена Трудового Красного Знамени государственный университет им, С, М. Кирова(54) УСТРОИСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИИИзобретение относится к аналоговой вычислительной технике и предназначено для автоматического нахождениярешений диФференциальных уравнений вчастных. производных на реэистивнойсетке Либмана.Известен сеточный электроинтегратор, содержащий автоматический потенциометр, аналоговое запоминающееустройство, выход которого подключенчерез сопротивление к узловой точкесетки интегратора, а вход периодичес-.ки подключается к электрическому выходу потенциометра 1),15Наиболее близким техническим решением к изобретению является устройство для решения дифференциальных уравнений, содержащее источник напряжения, В-сетку, и ячеек памяти, где иравно числу шагов разбиения области,и выходное. устройство (2 .Недостатком известных устройствявляется невысокое быстродействие,Цель изобретения - повышение бы"стродействия и точности устройства.Это достигается тем, что в устройство для решения дифференциальныхуравнений, содержащее источник напряжения, В-сетку, и цепочки из последовательно соединенных ячеек памяти, введены по числу узлов Н-сетки группы инверторов и группы ячеек памяти, причем выход каждого,инвертора пер- вой группы подключен ко входу соответствующей ячейки памяти первой группы, выход которой соединен со входом соответствующей ячейки памяти второй груййы, выход которой подключен к соответствующей граничной точке В-сетки и ко входу, соответствукщему входу инвертора второй груй= пы, выход которого через цепочку иэ последовательно соединенных ячеек памяти подключен к соответствующему выходу устройства, первый выход источника напряжения соединен с управляющими входами нечетных ячеек памяти цепочек и ячеек первой группы, управляющие входы ячеек памяти второй группы и четных ячеек памяти цепочек пбдключены ко второму выходу источни" ка напряжения, каждая узловая точка В-сетки соединена со входом соответствующего инвертора первой группы.На чертеже представлена структурная схема устройства.Оно содержит Н-сетку 1, первую группу инверторов 2, первую и вторуюгруппы ячеек памяти 3 и 4 соответственно, вторую группу инверторов 5, кячеек памяти б, -б, источник напряжения 7, ключевой элемент 8, конденсатор 9.Устройство работает следующим образом.Рассмотрим и-ный узел В-сетки. Висходный момент времени ячейка памятивторой группы 4 содержит на конденсаторе 9 напряжение, соответствующее поабсолютной величине напряжению начального условия, но противоположное пдзнаку. Инвертированное ячейкой памяти - .напряжение этой величины йрисутствуетна входе узла сетки Аи на входе ячейки б, повторенное ее инвертором 5. Вузле В-сетки отработано напряжениерешения на первом временном шаге, Навходе ячейки 3 это напряжение повторяется через ее инвертор 2. В остальные ячейки памяти занесены нулевые 2 Онапряжения, С проявлением на первомвыходе источника 7 первого импульсаоткрывается ключевой элемент 8 ячейки памяти З,и решение для первоговреМенного, шага Записывается йа ее дконденсатор 9. Этим же импульсом открываются все ключевые элементы в нечетных ячейках памяти,и происходитзапись информации из предыдущих имчетных ячеек этой цепи, В силу нуле- ЗОвых исходных значений на всех конденсаторах цепи Г останутся неизменныенулевые напряжения За исключением первого, куда будет занесено Напряжениеначального условия со входа А.Второй (по времени) импульс поступает со второго выхода источника 7 иоткроет ключевой элемент ячейки памяти 4 в цепи Е и перепишет инвертиро- - ванное значение напряжения решениядля первого временного шага на свой 4 Оконденсатор Напряжение решения дляпервого временного шага, будучи вторично инвертировано ячейкой памяти 4цепи Е, окажется на входе узла Ап.Этим же импульсом открываются все клю-чевые элементы четных ячеек памяти вцепи Г., В силу нулевых исходныых значе.ний на всех конденсаторах цепи Г останутся неизменнЫе нулевые напряжения,за исключением первого, куда уже занесено напряжение начального условия,и втброго, куда теперь это напряжениеперезапишется.фетий (по времени) импульс поступает спервого выхода источника 7 исовершает те же коммутации, что и первый. В результате полученное В-сеткойрешение на втором временном шаге с выхода узла запишется на конденсатор 9 ячейки памяти 3, а на конденсатор 9ячейки памяти б в цепи Г будет занесено значение напряжения для первоговременного шага, С поступлением очередных импульсов цепь Е будет осуществлять циклическое получение решений,а цепь Г записывать их, сохранять и,в соответствии с тактами цикла, продвигать вдоль цепи, в конечном итогевыдавая для считывания с выхода ячейки памяти б,Если ключевыми элементами ячеекпамяти цепи Г управлять импульсами,частота которых поделена на два посравнению с импульсами, управляющимицепью Е, то полученные решения будутзаписываться в цепи Г через одно. Выбирая степень деления частоты, можнозапоминать нужные решений из просчитываемых.формула изобретенияУстройство для решения дифференциальных уравнений, содержащее источник напряжения, В-сетку, цепочки изпоследовательно соединенных ячеек памяти, о т л и ч а ю щ е е с я тем,что, с целью цовышения быстродействияи точности в устройство введены почислу узлов В-сетки группы инверторови группы ячеек памяти, причем выходкаждого инвертора первой группы подключен ко входу соответствующей ячейки памяти первой группы, выход которойсоединен со входом соответствующейячейки памяти, второй группы, выходкоторой подключен к соответствующейграничной точке Н-сетки и к входу,соответствующему входу инвертора второй группы, выход которого через цепочку из последовательно соединенныхячеек памяти подключен к соответствующему выходу устройства, первыйвыход источника напряжения: соединенс управляющими входами нечетных ячеек памяти цепочек и ячеек памяти первой группы, управляющие входы ячеекпамяти второй группы и четных ячеекпамяти цепочек подключены ко второмувыходу источника напряжения, каждаяузловая точка В-сетки соединена совходом соответствующего инверторапервой группы.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 171169, кл, 6 Об С 7/46, 1963.2, Авторское свидетельство СССР9 154733, кл. 6 Об С 7/18, 1962 (прототип) .726543 Составитель И Дубининаактор Т, Клюкина Техред М.Петко Корректор Ю аренк каз б 53 однисное п 035, Филиал ППППатентф , г, Ужгород, ул. Проектная Тираж 751 ИПИ Государствен о делам изобрете Москва, Ж, Р ого комитета СССРий и открытийушская наб д. 4/5