Постоянное запоминающее устройство

ОП ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиниСоЦналнстнческниРеспубпнк и 70552 Г т(6) Дополнительное к авт, свид.ву -51) М. Кл. 22) Заявлено 4,06 присоединением за 21) 2496920/18-24 киитет -иковано 25,1опубликован еудврстееннвй инмитит СССР о делан изобретений и атирытий72) Авторы изобретеии В, Спиридово П, Балашов, А. Ю. Гельм Г, Кокаев, и на элек льянова техническии институт Ленина)енинградскии ордена Ле имени В. И.Изобретение относится к области вычислительной техники, в частности, к запоминающим устройствам ЭВМ.Известно запоминающее устройство, содержащее блок запоминания, регистр числа, регистр адреса, дешифратор адреса сообщения, постоянный запоминающий блок, счетчик приоритетов, элементы ИЛИ, дешиф ратор конца сообщений, блок управления, блок распределения ячеек запоминающего блока, регистры обмена, дешифратор числа страниц, счетчик страниц, преобразователь, то реверсивный счетчик, причем выходы счетчика страниц подключены к дешифратору числа страниц, выходы которого подсоеди-: нены ко входу блока управления 1. Наиболее близким техническим решени ем к данному изобретению является постоян ное запоминающее устройство (ПЗУ), со. держащее накопитель, подключенный .к выходам дешифратора адреса, входы которого связаны с выходами регистра адреса, выходы накопителя подключены ко входам выходного регистра 2.Недостатком известного устройства является невозможность выполнения с его помощью режима приоритетного управленияиерархией памяти, осуществляемого в соответствии с выбранным алгоритмом удаления страниц.Целью предлагаемого изобретения является расширение функциональных возможностей устройства путем реализациирежима приоритетного управления.Для этого устройство содержит второйрегистр адреса, второй дешифратор адреса,второй и третий выходные регистры, элементы И и ИЛИ, при этом выходы второгорегистра адреса соединены с соответствующими входами второго дешифратора адреса,первые входы элементов И - с соответствующими выходами первого выходного регистра,а вторые входы - с соответствующими выхо.дами второго дешифратора адреса, а выхо.ды с соответствующими входами элементовИЛИ, выходы которых соединены со входамивторого выходного регистра, а выходы второ.го выходного регистра соединены со входами первого регистра адреса, входы третьего выходного регис 1 ра соединены с другимн выходами накопителя,На чертеже приведена схема предлагамого постоянного за номи накпцего устройства,мой страницы. В результате этого шага номер удаляемой страницы поступает на выходные шины 8 управления, На втором шаге в момент времени т + 1 происходит подготовка к следующему циклу работы приори.тетного механизма в момент времени (+ 2.Для этого логический номер страницы, требуемой процессором, отображается в номер 1 ф физической страницы БЗУ. По полученномуфизическому номеру страницы происходит переход к новому состоянию путем получения адреса нового слова-описателя состояния, для чего номер физической страницы по-ступает на входы 10 второго регистра 9 адреса, через второй дешифратор 11 адреса номера страницы выдаются управляющие 25 30 цы, обращение к которой происходило в непосредственно предшествующий момент времени 1 - 1, на втором месте номер страницы, которая опрашивалась перед вышеуказанной фе и т. д. Для и = 3 номер страницы, стоящей натретьем месте в списке страниц, который соответствует состоянию, показывает, что в. тояний и вариантов перехода от одного состояния к другому при обращении процессора к физическим страницам, входящим в эти состояния, может быть, 6. Так, например, состояние 1, 2, 3 при обращении процессора к первой странице не изменится, при обрафф щении ко второй странице - переходит всостояние 2, 1, 3; при обращении к третьейстранице - переходит в состояние 3, 1, 2.При такой организации накопителя можно реализовать приоритетное управление и иерархией памяти, причем в качества страУстройство содержит накопительс числовыми линейками 2, первый регистр 3 адреса, шину 4 установки первого регистра 3адреса в исходное состояние, первый дешифратор 5 адреса, первый выходной регистр 6,третий выходной регистр 7, выходные шины8 управления, второй входной регистр 9,входные шины 10, второй дешифратор 11адреса, элементы И 12; элементы ИЛИ 13,второй выходной регистр 14.Соответствующие выходы накопителя 1, подключены ко входам третьего выходногорегистра 7 номера удаляемой страницы, выходы которого подключены к выходным шинам 8 управления, выходы первого выходного регистра 6 подсоединены к первым входам элементов И 12, вторые входы которыхсвязаны с выходами второго дешифратора1адреса, входы которого соединены с выходами второго регистра 9 со входами10, выходы элементов И 12 подключеныко входам элементов ИЛИ 3, выходы которых связаны со входами второговыходного регистра4, а его вйходыподключены ко входам первого регистра 3 адреса.Устройство работает следующим образом,Каждой числовой линейке 2 накопителя1 ставится в соответствие список физических страниц имеющихся в БЗУ, упорядоченных в соответствии с принятой стратегиейопределения удаляемой страницы, называемой в дальнейшем состоянием (всего такихсостояний может быть и, где и - число .страниц в БЗУ). Сама же числовая. линейка 2 содержит слово-описатель этого состояния, состоящее из номера удаляемой страницы, соответствующей этому состоянию и адресов новых слов-описателей, которые описывают все возможные состояния БЗУ припоступлении запросов от процессора. Количество адресов в слове-описателе состоянияравно и, при этом 1-ый адрес слова-описателя показывает адрес того состояния, в которое переходит текущее состояние.при поступлении запроса на информацию, находящуюся в 1-й странице. Результатом действйярежима приоритетного управления иерархией должен явиться номер страницы, которую в случае необходимости нужно былобы удалить. Работа по его получению совершается за два шага. Рассмотрим ее для момента времени 1 + 1.На первом шаге совершаются действияпо получению состояния, в котором БЗУбудет находиться в. момент времени (+ 1,для чего в момент времени ( происходит считывание адреса, находящегося на второмвыходном регистре 14 на первый регистр 3адреса, который через первый дешифратор 5адреса определяет числовую линейку 2,содержащую слово-описатель определяемого состояния. Это слово-описательсостояния считывается (по соответствующему сигналу управления, который не показан на чертеже) на первый выходной регистр 6 и третий выходной регистр 7 номера удаляесигналы на те элементы И 12, которые со= ответствуют выбору адреса слова-описателя состояния, в которое происходит переход по номеру страницы, поступающей на второй регистр 9 адреса. Выбранный адрес слова.описателя состояния через элементы ИЛИ 3 поступает на второй выходной регистр 14, .Поясним действие приоритетного алгоритма управления иерархией на примере, где и = 3. Обозначим страницы БЗУ номерами 1, 2, 3. В каждый момент времени ( список из этих трех страниц, упорядочен- ных в соответствии с алгоритмом выбора удаляемой страницы показывает текущее состояние БЗУ (всего может быть п состояний). Так как в соответствии с алгоритмом НДИ каждый раз удаляется страница, к которой обращались наиболее давно, на первом месте в списке страниц ссютветствующем состоянию расположен номер странислучае необходимости эта страница подлежит удалению. Для и = 3 возможных состегии алгоритма удаления может быть использован любой детерминированный алгоритм удаления.70552формцла изобретения Постоянное запоминающее устройство,содержащее первый регистр адреса, выходы которого соединены со входами первого дешифратора адреса, накопитель, выходы которого подключены к соответствующим выходам первого дешифратора адресаодни выходы накопителя соединены со входами первого выходного регистра, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем реализации режима приоритетного управления, оно содержит второй регистр адреса, второй дешифратор адреса, второй и третий вы. ходные регистры, элементы Ии И г 1 И, при этом выходы второго регистра адреса соединены с соответствующими входами второго дешифратора адреса, первые входы элементов И - с соответствующими выходамипервого выходного регистра, а вторые входы - с соответствующими выходами вто.рого дешифратора адреса, а выходы - ссоответствующими входами элементов ИЛИ,выходы которых соединены со входами второго выходного регистра, а выходы второго выходного регистра соединены со входамн первого регистра адреса, входы третьего выходного регистра соединены с другимивыходами накопителя.19Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР537386, кл. б 11 С 7/00, 1975.2. Шигин А. Г, и др. Цифровые вычислительные машины, М., Энергия, 1975,авВ,Ва евн кан Составите Текред М, Л Тираж 681 Государственного елам изобретений ква, Ж - 35, Рау Патент, г, УжгорРедактор С, РавнаЗаказ 8040/55ЦНИИПИпо д113035, МоФнлнаа ППП н уорренПодннскомитета СССРн открытийшскан наб., д, 45од, уа, Проектная,Назаров