Устройство для вычисления функций

(51)М. )(л,2 С 06 Р 15/3 осударственный комитет СССР но делам изобретений и открытий) Заявитель 4) УСТРОЙСТВО ДЛЯ ВНЧИСЛЕН НКЦ амигруодам ации комму- внтов Изобретение относится к вычислительной технике и предназначено дляиспользования в информационно-измерительных системах, дискретных преобразователях координат, в системах,связанных с функциональными преобразователями дискретной информации.Известно устройство, содержащееблок постоянной памяти, последовательный сумматор, блоки умноженияи управления 1). Эта устройствопредназначено для вычисления функцийкоторые могут быть аппроксимираваныв соответствии с одним определеннымвыражением,Известно также устройство, содержащее регистр аргумента, элемен"ты И, регистр адреса, адресный коммутатор, блок памяти, дешифратор ишифратор 2). Устройство предназначена для функционального преобразования и требует значительных затратоборудования.Наиболее близким по техническойсущности к предложенному изобретениюявляется устройство, содержащееблок памяти, регистр, информационные входы которого соединены с ин"Формационными входами устройства,выхрды регистра через первую группу элементов И соединены со вход блока адресации, а через вторую п" пу элементов И подключены к вых устройства, выходы блока адрес подключены ка входам первого татара, управляющие входы элем И первой и второй группы, первого коммутатора и регистра соединены с выходом блока управления 3,Недостатком известнога устройства является та, что при увеличении точности воспроизведения Функции, определяемой числам разрядов в кодах, наличие четырехразрядного сумматора в данном устройстве снижает быстродействие, надежность и усложняет блок управления.Цель изобретения - сокращение оборудования и повышение быстродействия и надежности.Поставленная цель достигается тем, что устройство содержит группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы которых соединены с выходами блока адресации, управляющие входы - подключены к выходу блока управления, выходы первого и дополнительных коммутаторов соединены соответственно со входами блока памяти и через груп 696472пу элементов ИЛИ подключены к управляющим входам распределительного блока, выходы блока памяти через распределительный блок подключены к счетным входам регистра.Это позволяет при выполнении вы 5 числений сократить время на запись слагаемых в прямом коде, на преобразование прямого кода в обратный, на сложение по группам. Наличие связи блока памяти и регистра позволяет преобразовать код на одном регистре, что сокращает затраты оборудования. Причем исключение сложного устройства (накапливающего сумматора) помимо прямой экономии, существенно упрощает также функции и сложность блока управления. Кроме этого повышается помехозащищенность устройства за счет организации входного управляющего импульса распределительного блока. Введенные коммутаторы позволяют 20 уменьшить потребление мощности, так как в определенный момент времени будут включаться разрядные схемы только одного из коммутаторов. Объем блока памяти в устройстве меньше, 25 чем в известном устройствеСхема устройства представлена на чертеже, где изображены регистр 1, группа элементов И 2, блок адресации 3, коммутаторы 4, группа элементов Я ИЛИ 5, блок памяти б, распределительный блок 7,информационные входы 8 устройства, блок Управления 9, группа элементов И 10, выход 11 устройства.Особенность алгоритма работы уст ройства заключается в том, что, используя способ ступенчатой аппроксимации Функции, где величина ступени определяется допустимой величиной погрешности воспроизведения функций 40 значение функции определяется сложением по модулю 2 нескольких групп с определенным числом разрядов в каждой, На эти группы разбивается входная кодовая последовательность аргумента и контакт поправок к ним, причем хранимая константа является суммой по модугао 2 кода аргумента и соответствующего значения табулируемой функции.Устройство работает следующим образом.Регистр 1 устанавливается в нуленое состояние по импульсу блока управления 9, Следующим импульсом в регистр 1 по информационным входам запи сывается двоичный код аргумента. Импульсом считывания код аргумента с выходов группы элементов И 2 поступает на вход блока 3, выходной импульс которого появляется на соответствующих нходах коммутаторов 4. После поступления на управляющие входы одного из коммутаторов 4 очередного импульса с блока управления 9 входной импульс этого коммутатора возбуждает вход блока памяти 6, а также через элемент ИЛИ 5 поступает на соответствующий вход распределительного блока 7, который распределяет запись констант блока памяти б по счетным входам соответствующих разрядон регистра 1, По обратной связи с выхода блока памяти б на вход регистра 1 через распределительный блок 7 происходит перезапись кода аргумента в код функции под действием единиц констант, поступающих с блока памяти, т.е. происходит суммирование по модулю 2 входной кодовой последовательности аргумента, записанной в регистре 1, и констант. Считынание значения функции происходит под действием импульса управления, поступаю" щего на управляющие входы элемен" тов И 10.Формула изобретенияУстройство для вычисления функций,содержащее блок памяти, регистр,информационные входы которого соединены с информационными нходами устройства, выходы регистра через перную группу элементов И соединенысо нходами блока адресации, а черезвторую группу элементов И подключенык выходам устройства, выходы блокаадресации подключены ко входам первого коммутатора, управляющие входыэлементов И первой и второй группы,первого коммутатора и регистра соединены с выходом блока управления, о тл и ч а ю.щ е е с я тем, что, сцелью сокращения оборудования и повышения быстродействия, оно содержитгруппу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы которых соединены с выходами блока адресации, управляющиевходы - подключены к выходу блокауправления, выходы первого и дополнительных коммутаторов соединены соответственно со входами блока памяти и через группу элементов ИЛИподключены к управляющим входам распределительного блока, выходы блокапамяти через распределительный блокподключены к счетным входам регистра.Источники информации,принятые во внимание при экспертизе1, Патент США М 3962573,кл, 235-156, кл. 0 06 Г 7/38, 1975.2. Авторское свидетельство СССРР 517023, кл. С 06 Г 15/34, 1974.3. Авторское свидетельство СССРР 579622, кл, С 06 Р 15/32, 1976696472 новКощекто Бутяг Тираж 780 ЦНИИПИ Государственног по делам изобретений 13035 Москва ХРаш атент, г. Ужгоказ 7088/3 од, ул. Проектная Филиал ПППП Составитель А. Жеактоо Д, Збов Техоед З.фанта Подписное комитета С и открытийская наб.