Устройство для исправления и обнаружения ошибок

Союз СоветскнвСоцналнстнческыиРеспублнк ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 03,04,78 (21) 2598831/18 0 т)М. Кл. Н 041/10// С 06 Р 11/00 рисое ниеит заявки РЙ дарставвиый веет СССР девам изобратвиий в фткрмтий3) Приорит Опуб вано 25,09,79, Бюллетень М 35 Д,К 621.394.14 (088.8 ) ата опубликования описания 27,09,7 2) Авторы нзобретенн, Бродск В, Цвигун 1) Заявител зом исывается в л -раз нтов перевашитч ике шибок в ин справляютс датчик 3 ибка исп ер до сигнаИзобретение относится к передаче данных и может использоваться в устройствах зашиты от ошибок аппаратуры передачи дискретной информации,Известно устройство для исправленияи обнаружения ошибок, содержащее на входенакопитель, последовательно соединенныедатчик ошибок и сумматор по модулю два,а также ключ Ы .Однако это устройство имеет невысокое быстродействие.Цель изобретения - повышение быстродействия,Для этого в устройство для исправления и обнаружения ошибок, содержащее навходе накопитель, последовательно соединенные датчик ошибок и сумматор по модулю два, а также ключ, введены два селектора, формирователь кодового слова иблок сравнения, при этом первый выходнакопителя через первый селектор подключен к другому входу сумматора по модулю два, выход которого через формирователь кодового слова подключен к входу РАВЛЕНИЯ И ОБНАРУЖЕНИ второго селектора и к одному иэ входов блока сравнения, к другому входу которого подключен второй выход накопителя, а выход блока сравнения подключен к входу датчика ошибок и к разрешающему входу ключа, к информационному входу которого подключен выход второго селектора.На чертеже изображена структурная электрическая схема предлагаемого устройства,Оносодержит сумматор 1 по модулю два, накопитель 2, датчик 3 ошибок, ключ 4, формирователь 5 кодового слова, селекторы б и 7 и блок 8 сравнения.Устройство работает следующим обПринятая комбинация э накопитель 2, выполненны ным, где т 1 - число элем емой комбинации, затем в бок формируется одна иэ мационной части, которые декодирующим устройствомлена" формирует хомбинации ошибок, нулевую, все возможные одиночные, двойные, т.д. вплоть до 1 -кратных ошибок в блоках длиной ) ;- число информационных символов в двоичном ( и, ) ) коде.В сумматоре 1 по модулю два комбинация ошибки складывается с комбинацией, состояшей из символов принимаемого слова, стоящих на информационных позициях, пропускаемой в соотзетствуюшие моменты времени через селектор. В формирователе 5 кодового слова по информационной части формируется предполагаемое кодовоеслово,которое одновременно посимвольно в блоке 8 сравнивается с принятым словом. Если принятое слово от сформированного отличается менее чем в 1 позициях или ровно в позипиях, то блок 8 сравнения выдаст сигнал разрешения на ключ 4 и на выход устройства через селектор 7 поступает информационная часть сформированного кодового слова.Если принятое слово отличается от сформированного более чем в 1 позициях, то блок 8 сравнения выдае-, сигнал на датчик 3 ошибок, после чего на сумматор 1 по модулю два поступает очередная 1 - разрядная комбинацзя ошибки,Если в процессе перебора нулевой, всех одиночных, двойных т.д. вплоть до кратных ошибок, надклвдываемых на ин- формационную часть принятого слова, не найдется ни одного кодового слова, которое бы отличалось от принятого не более чем в 1 позициях, то блок 8 сравнения выдает сигнал обнаружена ошибка.Таким образом, предлагаемое устройство осуществляет исправление 1 -кратных ошибок и обнаружение ошибок большей кратности при использовании разде 51 О 15 40 20 25 зо 35 лимых блоковых ходов по алгоритму декодирования по минимуму расстояния,Предлагаемое устройство может работать в реальном масштабе времени сбольшими скоростями передачи данных,чем известное. Кроме того, появляетсявозможность расширить число кодов, с которыми можно работать в реальном масштабе времени, т.е. возможна работа скодами большей длины, и при этом времяобработки комбинации будет сравнимо свременем приема комбинации,формула изобретения Устройство для исправления и обнаружения ошибок, содержашее на входе накопитель, последовательно соединенные датчик ошибок и сумматор по модулю два, а также ключ, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия введены два селектора, формирователь кодового слова и блок сравнения, при этом . первый выход накопителя через первый селектор подключен к другому входу сумматора по модулю два, выход которого через формирователь кодового слова подключен к входу второго селектора и к одному иэ входов блока сравнения, к другому входу которого подключен второй выход накопителя, а выход блока сравнения подключен к входу датчика ошибок и к разрешающему входу ключа, к информационному входу которого подключен выход , второго селектора. Источники информации, принятые вовнимание при экспертизе1, Авторское свидетельство СССР515295, кл. Н 04 1/10, 1976Составитель Е. ПогибловРедактор Н. Хлудова Техред Л. Алферова Корректор Н. СтепЭаказ 5760/54 Тираж 775 Подписное ОНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва Ж 35 Раушская наб., д. 4/5 Филиал ППГ 1 Патент, г. Ужгород, ул. Проектная, 4