Усилитель считывания

Союз СоветскинСоциалнстицескинРеспублик ц 678656 6) Дополнительное к авт, свид-ву 76 21) 2428441 /1 8-0 Заявлеио 1 51) М, Кл.НОЗ К 5/О 611 С 7/О присоединением заявкиГосударетеонний номнтот СССР оо долом нзобретонн н открытий. Н. Виго 71) Заявите 4) УСИЛИТ ЧИТЫ ВАНИ Я Изоб ной техни запомнив Изве жвщий каскада с твечес сижит усилт торе 1коллектоный на тран схеме с ратной свяре 5, вклю с общим кол, и источниимпульсов, пи обратной екторо выполи нас обм и ие относится к вычислитель- может использоваться в устройствах нв МДП-струкстен усилитель счижвания, содердва последовательно соединенныхна транзис 1 орах, включенных оо тственно по схеме с общим коллектором и общим эмиттером, и источники стробирующих и разрядных импульсов 1.Однако известный усилитель считывания имеет низкое быстродействие и низкую помехозащищенность.Пель изобретения - повышение быстродействия и помехозвщищенности.Для этого в усилитель считывания, содержащий два последовательно соединенных каскада на транзисторах, включенных соответственно по схемелектором и общим эмиттеромки стробирующих и разрядныхвведены две параллельных песвязи, одна иэ которых выполнена транзисторе, включенном по схеме аиия описания 06,08,79 щим коллектором, причем база транзистора подключена к выходу усилителя, аэмиттер через диод подключен к входуусилителя, а другая цепь - на транзисторе, включенном по схеме с общей ба Вой, коллектор которого подключен к входуусилителя, а база - к источнику стробирующих импульсов, при этом эмнттер транзистора, включенного по схеме с общим эмиттеромпсМнцпочен к источнику разрядных импульс ф сов На чертеже приведена электпринципиальная схема предаожелителя.Усилитель считывания содертель, выполненный на транзисрезисторе 2 по схеме с общимром (ОК), усилитель, выполнензисторе 3 с резистором 4 пообщим эмиттером (ОЭ),цепь обзи, выполненную на трвнзисточенномо схеме с общим коллдиод 6, цепь обратной связи,ную на транзисторе 7, включе6 4зуется, например, запоминающих устройствах ня МЛ 1-структурах, что обусловлено следующим, 13 о-первых, усилитель быстро восстанавливается после окончания разрядного импульса, убыстряется перезяряд емкости разрядной шины во время действия разрядного импульса, Оба эти фактора повышают быстродействие усилителя.Во вторых, усилитель нечувствителен к помехам отрицательной полярности, что повышает его помехоустойчивость,В-третьих, напряжение на выходе усилителя при подаче строба не меняется в отсутствие входного сигнала, что исключает образование помех на выходе усилителя. 3 6780;схеме с обшей базой (ОБ), источник рязряпных импульсов 8, источник стробируюших импульсов 9, кроме того, клемма 10"вход усилителя, клемма 11 - выход,клемма 12 соединена с шиной питания.Устройство работает следующим образом.В исходном состоянии транзистор 7открыт, и вход усилителя считывания оказывается соединенным с его выходом 10через небольшое сопротивление транзистора 7. При этом коэффициент усиленииравен 1, и усилитель не воспринимаетникаких сигналов, поступающих с разряднойшины и попадающих на вход усилителя 15(клемма 10),При подаче разрядного импульса положительной полярности (логическая "1 )иа клемму 10 происходит эапирание транзисторов 1 и 3, вследствие инерционности 0процесса переразряда разрядной шины запоминающего устройства. В результатеэтого напряжение на выходе усилителясчитывания (клемма 11)начинает нарастать, стремясь к значению напряжения25стони птая.При некотором возросшем на выходеусилителя напряжении транзистор 7 запирается, и емкость разрядной шины залоЗОмииаюшего устройства быстро переэаряжается через небольшое выходное сопротивление открытого усилителя на транзисторе 5,В режиме считывания информации транзистор 7 заперт. В отсутствие входного35сигнала рабочая точка транзисторов 1и 3 задается током цепи обратной связичерез транзистор 5 и диод 6 .Вследствие действия обратной связи40усилитель оказывается нечувствительнымк входным импульсам отрицательной полярности, напряжение на выходе усилителяпонижается, что приводит к уменьшениюотрицательной обратной связи и, следо 45вательно, к резкому увеличению коэффициента усиления усилителя.Предложенный усилитель считыванияпозволяет улучшить технические характеристики устройств, в которых он испол формула изобретенияУсилитель считывания, содержащий два последовательно соединенных каскада на транзисторах, включенных соответственно по схеме с обшим коллектором и общим эмиттером, и источники стробируюших и разрядных импульсов, о т л и - ч а ю ш и й с я тем, что, с целью п вышения быстродействия и помехозашишенности, введены две параллельных цепи обратной связи, одна из которых выполнена ня транзисторе, включенном по схеме с общим коллектором, причем база транзистора подключена к выходу усилителя, а эмиттер через диод подключен к входу усилителя, а другая цепь - на транзисторе, включенном по схеме с обшей базой, коллектор которого подключен к входу усилителя, а база - к источнику стробируюших импульсов, при этом эмиттер транзистора, включенного по схеме с общим эмиттером, подключен к источнику разрядных импульсов.Источники информации, приня;гые во внимание при экспертизе1. Белов В, М, и др. Быстродействующее оперативное запоминающее устройство на интегральных микросхемах, - Автометрия, 1973, М 3, с, 89, Новосибирс- кое отделение, "Наука"., Гельфман Техред Н. Еабурка Корректор Н. Горва дак илиал ППП Патент жгород, ул. Проектная,аэ 4581/48 Тираж ЦНИИПИ Государственн по делам изобретени 113035, Москва, Ж