Устройство определения скорости телеграфирования и длительности стартстопного цикла

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских СОцианисткчФеми х Ре:публик(61) Дополнительное к авт. свил-в 85553 18 Н 04 1 7/04 Н 04 Ь 11/О с п исо ением заявк осударст вен н ы й ком итет СССР по делам изобретении и открытий(71) Заявител ИЯ СКОРОСТИДЛЙТЕЛЬНОСТИ ИКЛУ иоте зобретение относитс ке 122) Заявлено 11,05.77 (2 54) УСТРОЙСТВО ОПРЕДЕЛ ТЕЛЕГРАФИРОВЛНИЯ И СТАРТСТОПНОГОИзвестно устроиство определенияскорости телеграфирования и длительности стартстопного цикла, содержащее последовательно соединенные входной согласующий блок, стартстопныйтриггер, элемент И, другой вход которого соединен с задающим генератором,и распределитель, другой вход послед-него через последовательно соединенные формирователь и первую дифференциальную цепь соединен с выходомстартстопного триггера, причем выходы распределителя через блок триггеров соединены с соответствующими входами блока элементов И, один из входов которого через вторую,дифференциальную цепь соединен с другим выходом входного согласующего блока 1) МОднако известное устройство обладает недостаточным быстродействием.Цель изобретения - повьпаение быстродействия,для этого в устройство определенияо 5скорости телеграфирования и длительности стартстопного цикла, содержащеепоследовательно соединенные входнойсогласующий блок,.стартстопный тригГер, элемент И, другой вход которого ЗО соединен с задающим генератором, и распределитель, другой вход последнего через последовательно соединенные Формирователь и первую дифференциальную цепь соединен с выходом стартстопного триггера, причем выходы распределителя через блок триггеров соединены с соответствующими вхо дами блока элементов И, один из входов которого через вторую дифференци альную цепь соединен с другим выходом входного согласующего блока, вве дены блок триггеров долговременной памяти, триггер, двнифратор и индика торы, причем выходы блока элементов И через блок триггеров долговременно памяти соединены с входами дешифратора и триггера, выход которого соединен с другими входами стартстопног триггера и Фсрмрователя, выходы дешифратора соединены с индикаторами, причем входной сигнал подан на триггер и соответствующие входы блока триггеров долговременной памяти,На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство содержит входной согласующий блок 1, стартстопный триггер 2, элемент И 3, задающий гене55 ратор 4, распределитель 5, Формирователь 6, дифференциальную цепь 7,блок триггеров 8, блок элементов И 9,блок триггеров 10 долговременной памяти, триггер 11, дешифратор 12, индикаторы 13 и дифференциальную цепь 14.Устройство работает следующим образом,При получении вызова, т.е. запускаавтостопа, подается противоположнаяполярность (или земля, например).В этом случае триггер 11 переводится 1 Ов рабочее положение, при котором состартстопного триггера 2 снимаетсяблокировка и он готов к работе. Сни -мается также блокировка с блока триггеров 10 долговременной памяти, приэтом они находятся в рабочем положении.При поступлении с противоположнойстанции (телеграфного аппарата) определяющих комбинаций входной согласую 20щий блок 1 повторяет эти сигналы, которые поступают на стартстопный триггер 2 и диФФеренциальную цепь 14, Припоступлении пусковой полярности (бестоковая посылка) стартстопный триггер2 переводится в рабочее положение,при этом открывается элемент И 3, импульсы с задающего генератора 4 поступают на распределитель 5. Одновременно со срабатыванием стартстопноготриггера 2, в результате его перехода 30в рабочее положение, Формирователь 6под действием импульса с первой дифференциальной цепи 7 вырабатываетсигнал, записывающий единицу в началераспределителя 5 и списывающий ее в 35других местах распределителя 5. Записанная в начале распределителя 5 единица под действием тактовых импульсов перемещается вдоль него. При прохождении единицы по распределителю 5 40в соответствующих его точках на блоктриггеров 8 выдаются импульсы начало и конец пьедестала. Поступая на разные входы блока триггеров8, эти импульсы определяют начало иконец подачи потенциала с блока триг.геров 8 на блок элементов И 9. Триггеров в блоке триггеров 8 и элементов И в блоке элементов И 9, триггеров в блоке триггеров 10 должно бытьстолько, сколько может быть в сетиразличных контактных делений и скоростей телеграфирования.В момент прихода с линии конца стоповой посылки дифференциальная цепь14 вырабатывает короткий импульс,поступающий на блок элементов И 9 ипроходит только через тот элемент,который в данное время является проводящим, т.е, тот, на который подан потенциал с блока триггеров 8. Пройдя через блок элементов И 9, этот импульс поступает в блок триггеров 10 долговременной памяти, перебрасывающийся в рабочее положение, закрывает стартстопный триггер 2, распределитель 5 останавливается, устройство заканчивает свою работу, так как длительность цикла и скорость телеграфирования определена срабатыванием блока триггеров 10.Для индикации выделенных признаков потенциалы с блока триггеров 10 долговременной памяти поступают на дешифратор 12, откуда поступают на блоки индикации 13.Формула изобретенияУстройство определения скорости телеграфирования и длительностиОстартстопного цикла, содержащее последовательно соединенные входной согл асующий блок, стартстопный три ггер, элемент И, другой вход которого соединен с задающим генератором, и распределитель, другой вход последнего через последовательно соединенные формирователь и первую дифференциальную цепь соединен с выходом стартстопного триггера, причем выходы распределителя через блок триггеров соединены с соответствующими входами блока элементов И, один из входов которого через вторую дифференциальную цепь соединен с другим выходом входного согласующего блока, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, введены блок триггеров долговременной памяти, триггер, дешифратор и индикаторы, причем выходы блока элементов И через блок триггеров долговременной памяти соединены с входами дешифратора и триггера, выход которого соединен с другими входами стартстопного триггера и формирователя, выходы дешифратора соединены с индикаторами ,причем входной сигнал подан на триггер и соответствующие входы блока триггеров долговременной памяти.Источники информации, принятые вовнимание при,экспертизе1. Авторское свидетельство СССРФ 340108, кл . Н 04 Ь 7/02, 1972,657642 Г Г,Серовако Корректор Составител Техред М.П мчик нова едакт о аказ 1825/59 г.ужгород, ул,Проектная,ищ ППП е ТиражНИИПИ Государствпо делам изобрет3035, Москва, ЖНОГО КОМИТ ий и открыРаушская Подпта СССРийнаб., д.4/5