Оперативное запоминающее устройство

Союз Советских Социалистицеских РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОВСКОМУ СВИДИВЛЬСТВУ п 1)653624(22) Заявлено 11.07.75 (21) 2154972/1 11/О с присоединеии (23) Приоритет явкиГосударотеенный коиетет СССР по делам изобретений и открытий(54) ОПЕРАТИВНОЕ ЗАПОМИ НАЮШЕЕ УСТРОЙСТ относится а именно,вь вт ас ко изобретения устройства. Целью предполагаемоговляется повышение надежно ается тем, что егистр адреса ого соединены блока памяти, входом блока разрядов втоы с выходами гистра адреса, динены с выПредлагаемое изобретениек области вычислительной техники,к запоминающим устройствам.Наличие большого количества запоминающих элементов приводит к уменьшению надежности оперативного запоминающего устройства. Поэтому одной из основных проблем при создании запоминающих устройств большой емкости является проблема увеличения их надежности.В настоящее время известны оперативные запоминающие устройства, в которых резервирование запоминающих элементов памяти оперативного запоминающего устройства производится с помощью постоянного запоминающего устройства, которое позволяет исправлять неисправные запоминающие элементы, или с помощью ассоциативного запоминающего устройства, которое произволит переадресацию неисправных чисел оперативного запоминающего устройства 11.Из известных оперативных запоминающих устройств наиболее близким по технической сущности к предлагаемому является запоминающее устройство, содержащее первый регистр адреса, вход которого соединен с входом ассоциативного блока памяти, а ход - с первым входом блока коммутации орой вход которого соединен с выходом социативного блока памяти, выход блока ммутации подключен к входу дешифратора адреса, соединенного с накопителем 2.Недостатком такого оперативного запоминающего устройства является избыточность оборудования, связанная с тем, что в информационной части ассоциативного запоминающего устройства необходимо хранить весь код адреса каждого резервного слова накопителя, а отсюда и. пониженная надежность работы оперативного запоминающего устройства. Поставленная цель достиг устройство содержит второй р и элемент ИЛИ, входы котор с выходами ассоциативного выход соединен с третьим коммутации, входы младших рого регистра адреса соединен младших разрядов первого ре входы старших разрядов соеходом блока коммутации, а выход - с входом дешифратора адреса.На чертеже представлена блок-схема оперативного запоминающего устройства.Оперативное запоминающее устройство содержит первый регистр адреса 1, адресный вход 2 которого соединен со входом признаковой части 3 ассоциативного блока памяти, выход которого соединен с устройством управления 4. Выходы дешифратора адреса 5 связаны со входами блока 6, состоящего из основного и резервного накопителя, выходы которого соединены с блоком разрядных цепей 7, который связан со схемой контроля 8, соединенной с устройством управления 4. На информационный вход 9 блока разрядных цепей 7 подается код числа записываемый в оперативное запоминающее устройство, кроме того, оно содержит блок коммутации 10 и второй регистр адреса 11, Выходы младших разрядов 12 первого регистра адреса 1 соединены со входами младших разрядов 13 второго регистра адреса 11, а выходы старших разрядов 14 первого регистра адреса 1 соединены со входами 15 блока коммутации 10. Выходы блока коммутации 10 связаны со входами старших разрядов 16 второго регистра адреса 11. Кроме того, управляющий вход 17 блока коммутации 1 О соединен с устройством управления 4, а информационная часть ассоциативного блока памяти 18 соединена со входами 19 блока коммутации 10. Устройство работает следующим образом Числа оперативного запоминающего устройства блока б, состоящего из основного и резервного накопителей, разбиваются условно на группы с одинаковым количеством чисел в каждой группе. Старшие разряды кода адреса, подаваемого на первый регистр адреса 1 образуют номер группы, а младшие разряды - номер числа в группе. Таким образом, адреса чисел оперативного запоминающего устройства повторяются в каждой группе. Часть групп образует основной накопитель, а другая часть - резервный накопитель оперативного запоминающего устройства. В информационной части 18 ассоциативного блока памяти записаны коды адресов резервных групп, т, е. только старшие разряды кода адреса числа.В режиме запись или считывание код адреса запрашиваемого числа оперативного запоминающего устройства подается на адресный вход 2 первого регистра адреса 1 и на вход признаковой части 3 ассоциативного блока памяти. Код адреса с выхода второго регистра адреса 11 подается на дешифрагор адреса 5, который выбирает требуемое число в блоке 6, При этом в режиме запись информация поступает на информационный вход 9 и через блок разрядных цепей 7 записывается в выбранное дешифратором число блока 6, а в режиме считыва 15 20 25 30 35 40 45 50 ние, если схема контроля 8 не обнаружила ошибку, из выбранного числа основного накопителя блока 6 информация считывается через блок разрядных цепей 7.В том случае, когда при считывании информации из основного накопителя блока 6 схема контроля 8 обнаружила ошибку, она выдает сигнал на устройство управления 4, которое в свою очередь выдает сигнал на запись кода адреса неисправного числа с адресного входа 2 в признаковую часть 3 ассоциативного блока памяти (признаковая часть 3 ассоциативного блока памяти заполняется неисправными адресами последовательно). Таким образом запоминается код адреса неисправного числа основного накопителя блока 6.В дальнейшем при обращении по какому- либо адресу к оперативному запоминаюгцему устройству код адреса подается одновременно во все слова признаковой части 3 ассоциативного блока памяти. Если ни один из кодов адреса, хранящихся в признаковой части ассоциативного запоминающего устройства не совпал с пришедшим кодом адреса, что означает, что обращение произошло к исправному числу оперативного запоминающего устройства, то устройство управления 4 выдает сигнал на управляющий вход 17 блока коммутации 10 и старшие разряды кода адреса запрашиваемого числа с выхода 14 попадают на вход 15, проходят через блок коммутации 10 и записываются во второй регистр адреса 11. Кроме того, младшие разряды кода адреса запрашиваемого числа тоже перезаписываются по входу 13 во второй регистр адреса 11. Таким образом, при обращении к исправному числу код адреса этого числа не изменяется и дешифратор адреса 5 выбирает это число в основном накопителе блока 6. Если же в одном из чисел признаковой части 3 ассоциативного олока памяти хранящийся и пришедший код адреса совпали, что означает, что обращение произошло к неисправному числу основного накопителя блока 6, то из числа информационной части 18 ассоциативного блока памяти, соответствующего числу его признаковой части 3, в котором произошло совпадение кодов, производится считывание кода адоеса резервной группы. При этом устройство управления выдает сигнал на управляющий вход 17 блока коммутации 10 и со входа 19 код адреса резервной группы проходит через блок коммутации и записывается через входы старших разрядов 16 во второй регистр адреса 11,Младшие разряды кода адреса запрашиваемого числа без изменения перезаписываются из первого регистра адреса 1 во второй регистр адреса 11, С выхода второго регистра адреса 11 измененный код адреса подается на дешифратор адреса 5, который выбирает число из резервного накопителя блока 6653624 Составитель В. ГуркинаРедактор Н. Веселкина Техред О. Луговая Корректор И. КовальчукЗаказ 1294/36 Тираж 680 ПодписноеЦНИИ ПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП Патент, г. Ужгород, ул. Проектная, 4 Таким образом, при обращении к неисправному числу, находящемуся в одной из групп основного накопителя, происходит обращение к исправному числу, имеющему тот же адрес, но находящемуся в резервной группе накопителя. Следует отметить, что резервный накопитель является неотъемлимой частью основного накопителя, так что не требуется никаких дополнительных цепей управления оперативным запоминающим устройством. Предлагаемое оперативное запоминающее устройство по сравнению с указанным прототипом имеет меньшу ю избыточность оборудования за счет того, что в информационной части ассоциативного запоминающего устройства хранятся не все, а только старшие разряды кода адреса резервного числа оперативного запоминающего устройства,Меньшая избыточность оперативного запоминающего устройства обусловливает увеличение надежности работы устройства, уменьшение его стоимости и габаритов. Формула изобретенияОперативное запоминающее устройство,содержащее первый регистр адреса, вход которого соединен с входом ассоциативного 5 блока памяти. а выход - с первым входомблока коммутации, второй вход которого соединен с выходом ассоциативного блока памяти, выход блока коммутации подключен к входу дешифратора адреса, соединенного с накопителем, отличаюи 4 ееся тем, что, с целью повышения надежности устройства, оно содержит второй регистр адреса и элемент ИЛИ, входы которого соединены с выходами ассоциативного блока памяти, выход соединен с третьим входом блока коммута ции, входы младших разрядов второго регистра адреса соединены с выходами младших разрядов первого регистра адреса, входы старших разрядов соединены с выходом блока коммутации, а выход - с входом дешифратора адреса.Источники информации, принятые во внимание при экспертизе1. Патент США3245049, кл. 340-174.5,1974.2. Патент США3501748, кл. 340-172.5, 25 1975.