Масштабно-временной преобразователь аналогового сигнала

Номер патента: 399820

Опубликовано: 01.01.1973

Авторы: Бейнер, Вычислительной, Херманис

МПК: G04F 10/04

Метки: времени, задержки, измеритель, линий, передачи, сигналов, цифровой

...измеритель времени задержки лишний основан на измерении,временного интервала,по отраженному сигналу и содержит источник испытательного сигнала, соединенный с четырехполюсником с измеряемой линией, а также последовательно соединенные генератор импульсов счета, потенциально-импульсную схему совпадения и счетчик с цифровой ингддикацией, Способ, лежащий в основе ,известного измерителя, имеет методическую ,погрешность, зависящую от крутизны фронта испытательного сигнала.Целью изобретения является повышение точности измерения времени задержек линии передачи,,Эта цель достигается тем, что в измеритель введены последовательно соединенные рслаксационный стробоскопичеокцй преобразователь, трехкратньсй дцфференциатор н триггер со счетным...

Номер патента: 1706048

Опубликовано: 15.01.1992

Авторы: Бурдейник, Зенкин

МПК: H04J 3/18

Метки: многоканальных, передачи, преобразованием, сигналов, скоростей, цифровых

...задержек распространения компонентных потоков осуцествляется с юмощыо блока 11 задержки В основном к н(1)1 е б Обработки (иГИ.1 В и онер 1 ти)ньх 3 И)минаюших блоков 16 В .0).Иительных кзнлзх 7 обработки сиги;н)В следую цим обрзомКОМПНЕНтиый СИГНаЛ С ВЫХЛЗ рсе ртора 13 (14) в каждом кн,ц 6 (7) ч)- работки сигналов поступает и 6,1 к 22 ячеек памяти оперативного 1 номинзн(ц 0 б,нка 16. Запись информации о( унес 1 л- стся тактовой последовтельносгью цг Вы.- лителя 13 тактовой частл ы, р)с)рслелясмой с помощью первого делите.я-дешифратор 20. Фазировкз этого лели геля-лешифрзтцр 20 осуществляется сигналом цт блока) цикловой синхронизации.(,читывание информации с)сунествляется чере) блок 23 клю.ИСтЧИ срЕ,;ЧИ ЧНО, сс:диЛЬЫХ...

Номер патента: 1190499

Опубликовано: 07.11.1985

Авторы: Корнышев, Максимов

МПК: H03K 5/13

Метки: задержки, линия, цифровая

...которых подключены соответственно к адресным входам первого 5 и второго 6 запоминающих устройств, управляющие входы которых соединены соответственно с вторыми входами формирователей 3 и 4 сигналов и соответственно с первым и вторым выходами делителя на два. Об ьединенные информационные входы запоминающих устройств 5 и 6 являются входом устройства задержки, а их объединенные выходы подключены к третьему входу элемента 7 задержки на один такт, выход которого является выходом устройства, а первый и второй входы которого подключены соответственно к первому выходу формирователя 1 тактовых сигналов и к второму выходу формирователя 1 тактовых сигналов, соединенному с вторым входом делителя 2 на два.Формирователь 1 тактовых сигналов содержит,...

Номер патента: 1058064

Опубликовано: 30.11.1983

Автор: Музыченко

МПК: H03K 19/23

Метки: весов, входов, преобразования

...весов. выходов, выходы которых являются выходами данного преобразователя несов входов, а входы преобраэователей весов выходов соединены с выходами одного веса преобразователей весов.Преобразователи весов содержат преобразователи весов нходов и фор О мирователй веса выхода, входы которых соединены с выходами преобразователей весов входов, входы которых являются входами данного преобразователя весов, а выходы формиронателей весов выходов являются вы. - ходами преобразователя весов.На фиг.1 показана структурная схема предлагаемого устройства; на фиг.2 и 3 примеры реализации схемы на элементах И и ИЛИ для преобразователей весов на два и три выхода соответственно,Устройство преобразователя весов входов содержит преобразователи 1 весов...

Номер патента: 1725370

Опубликовано: 07.04.1992

Авторы: Глушко, Емельянов, Некрасов

МПК: H03K 5/13

Метки: задержки, линия, управляемая

...16, второго реверсивного счетчика 17, счетчика 7 импульсов, находятся в нулевом состоя-. нии, Задающий генератор 3 (или БТС 4, если устройство работает от внешнего по отношению к линии задержки источника) вырабатывает последовательность прямоугольных импульсов, которые поступают через первый ключ 6 на вход счетчика 7 импульсов. Последний осуществляет подсчет поступающих на его вход импульсов, в результате чего на его выходах формируются двоичные, г-разрядные кодовые комбинации, изменяющиеся с приходом очередного импульса. Информация в виде двоичных, г-разрядных кодовых комбинаций поступает на входы полного дешифратора 8. Число выходов полного дешифратора 8 равно К=2, где г - число входов дешифратора. Таким образом, двоичные,...