Фазовый дискриминатор

ОПИ(:АНИЕ ИЗОБРЕТЕНИЯ Саюз Севетсннз Соцнапистнчеснии Респубпнн(61) Дополнительное к авт. свил-ву 1) М. Кл. Заявлено Об 0577 2484029/18 Н 0 присоединением заявки Государственный вомите Совета Министров ССС по делаи изобретений и открытий;(088,8) 8. Бюллетень45) Дата опубликования описания 10.11.7 2) Авторы изобретен) Заявит 54 ) ФАЗОВЫЙ ДИСКРИМИН ый входм триггестаткомя н т И, пер выходоНед яр.яет диапаз которого са блокировэтого дискраточный чаминации.ения являо иапаэон тся минатора тный едосискрзоботн тся р иск(43) Опубликовано 05.1 Изобретение относи к и ной технике.Известен Фазовый дискриминатор, содержащий входной смеситель, на вы- . ходы которого поданы дискриминируемый и опорный сигналы, гран очные частотные Фильтры, через которые выходы смесителя подключены к Фазовому раэличителю, выполненному на туннельных диодах, и накопительный Фильтр нижних частот, включенный на выходе Я .Однако точность работы такого дискриминатора недостаточна.Наиболее близким по технической сущности к изобретению является Фазовый дискриминатор, содержащий Фазовый раэличитель, входы которого соединены с шинами дискриминируемого и опорного меандрового сигналов, один из выходов соединен с первыми входами логического элемента ИЛИ и триггера блокировки,а второй выход подключен к одному входу второго логического элемента ИЛИ, Формирователь сигнала рассогласования, один вход которого соединен с . шиной высокочастотного сигнала, два других входа которого подключены к выходам логических элементов ИЛИ, второй вход второго из которых соединен с выходом логического элемента,Целью и рет е асширение част о 1 д а д риминации.Поставленная цель достигается тем, что в предложенный Фазовый дискриминатор, содержащий Фазовый различитель, ,входы которого соединены с шинами дискриминируемого и опорного меандрот. вого сигналов, один из выходов соеди. нен с первьми входами первого логи" ческого элемента ИЛИ и триггера блокировки, а второй выход подключен к одному из входов второго логического элемента ИЛИ, Формирователь сигнала рассогласования, один вход которого соединен с шиной высокочастотного сигнала,два других входа которого подклю чены к выходам логических элементов ИЛИ, второй вход первого из которых соединен с выходом логического элемента И, первый вход которого соединен с первым выходом триггера блоки" розки, введен дополнительный логический элемент И, первый вход которого соединен со вторым выходом триГ"30 гера блокировки и с дополнительнымвходом Фазового различителя, второйвход соединен со вторым входом логического элемента И и шиной эталонногосигнала, а выход - со вторым входомвторого логического элемента ИЛИ.Второй вход триггера блокировки соединен со второй шиной эталонного сигнала.Структурная схема фазового дискриминатора приведена на чертеже,Фазовый дискриминатор содержит 10Фазовый различитель 1, состоящий излогических элементов Й 2, 3 и Фазоиивертора 4, триггер блокировки 5,Формирователь сигнала рассогласования б, состоящий из триггера 7 и 15логического элемента И 8, логическиеэлементы И 9, 10 и логические элементы ИЛИ 11,12.Фазовый дискриминатор работаетследующим образом, ИНа входную шину 13 поступают импульсы фронтов принимаемых посылок.Кроме того, на фазовый дискриминаторподаются сигналы, соот вет ствующиевременным интервалам эталонных носылок. На шину 14 поступает симметричный меандр с длительностью периодаравной длительности опорной посылки,На шины 15 и 16 соответственнопоступают импульсы, соответствующиесередине и границам эталонных посылок, а на шину 17 - высокочастотныеимпульсы. С выхода 18 снимается сигнал рассогласования,Если. импульс фронта окажется впервой половине эталонной посылки,он проходит на выход элемента И 3,в противном случае он проходит навыход элемента И 2,Рассогласование между импульсом 40на выходе элемента И 2 и следующимимпульсом границы эталонных посылоксоответствует величине Фазового рассогласования между принимаемым сигналом и эталонной посылкой при оставании, а рассогласование между им пульсом границы эталонных посылок иимпульсом на выходе элемента И 3соответствует величине Фазового рассогласования между эталонной посыл 50кой н принимаемым сигналом при опережении.Импульс с выхода элемента И 2 про"ходит через элемент ИЛИ 11 на входустановки триггера 7 Формирователявеличины рассогласования и на установку триггера 5 блокировки, на выходекоторого Формируются разрешающий потенциал для элемента И 10 и запрещающий потенциал для элементов И 3 и 9,Следующий импульс границы посылки,60подаваемь 1 й на шину 16, проходит черезэлемент И 10 и элемент ИЛИ 12 на входсброса триггера 7. На выходе триггера7 формируется разрешающий потенциал,подаваемый на элемент И 8, на другой б 5 1вход которого проходят высокочастотные импульсы с шины 17. Таким образом, на выходе формирователя величины рассог" ласования б образуется пачка импульсов.Импульс середины посылки, поступающий с шины 15, подается на сброс триггера блокировки 5,на выходе которого формируются разрешающий потенциал для элементов И 2 и 9 и запрещающий потенциал для элемента И 10. При опережении следующий импульс границы посылки, подаваемый на шину 16, проходит через элементы И 9 и ИЛЙ 11 на вход установки триггера 7. Импульс с выхода различителя 1 проходит через элемент И 9 на сброс триггера 7, и на выходе последнего формируется разрешающий потенциал. При этом так же, как и при отставании, иа выходе Формирователя величины рас- согласоваиия б образуется пачка импульсов. Знак потенциала на выходе триггера 5 блокировки во время формирования выходной пачки импульсов сви" детельствует о знаке фазовой ошибки.Другой функцией триггера блокиров ки 5 является подача запрещающего потенциала на элемент И 3 при поступ; ленни импульса отставания с выхода различителя 1. Это необходимодля ликвидации зоны неустойчивого равновесия вокруг точки рассогласов.нияАна - в пределах + - , где6 - величина постоянных преобладаний принимаемого сигнала. Формула изобретенияФазовый дискриминатор, содержащий Фазовый различитель, входы которого соединены с шинами дискриминируемого и опорного меандрового сигналов, один из выходов соединен с первыми входами первого логического элемента ИЛИ и триггера блокировки, а второй выход подключен к одному из входов второго логического элемента ИЛИ, формирователь сигнала рассогласования, один вход которого соединен с шиной высокочастотного сигнала, а два других входа. подключены к выходам логических элементов ИЛИ, второй вход первого из которых соединен с выходом логического элемента И, первый вход которого соединен с первым выходом триггера блокировки, о т л и ч а ю - щ и й с я тем, что, с целью расширения частотного диапазона дискриминации, в него введен дополнительныйлогический элемент И, первый вход которого соединен со вторым выходом триггера блокировки и с дополнительным входом фазового различителя, второй вход - со вторым входом логического элемента И и шиной эталонного сигнала, а его выход соединен со вторым входом второго логического элемента ИЛИ; второй вход триггера бло632073 1, Заявка Японии 9 47-11083,кл. 98(5) Е 22 05.04.722. Авторское свидетельство СССР р 311400, кл. Н 03 К 9/04, 16.02.71.ю ставитель А,Арт ххред Н. Бабурка Коррект Дичинска едактор Л.ут аз 6366/57 ЦНИИПИ Г 044митета Сов тений и от 5, Раушска Тираж осударственного,по делам изобр 113035, Москва, жписное нистро илиал ППП Патент, г.Ужгород, ул. Проектная,кировки соединен со второй шинойэталонного сигнала.ИСточники инФормации, принятыево внимание при экспертизе: Под а Ии ытий наб.,