Цифровой фильтр

Союз Советских Социалистических . РеотубликОП ИСАНИ ИЗОБРЕТЕН И К АВТОРСКОМУ СВИДЮТВДЬСТВ 1) Дополнительно вид-ву аявлено 14.06. 76 (21) 2372590/ явкиоединеннем сударствеиимй комитетСоавтв Иииистроо СССРпо делам изооретеиийн отирютий(45) Дата опубликования Авторыизобретения Н. П. Бычков, В. Л. Митрохин, Л, В. Сабаев и С, Г. Чекин 71) Заявител ОВОИ ФИЛЬТР Изобретение относиислигельной технике гся к цифровой вы-,предназначено для туре цифровой фильтреализации звеньев ированными коэффи ошен т а х й о й тйли У =Е а Гй х +А хп, отгде Ж и ф - фиксировты звена второго порХп - коа выборкип - коа выборки вьХ .,т. - цифрывходных или выходныхленные в двоичном ко14 - максимальнаяливаемых кодов, то колисуммирования такого Ф Р )(п йн 1 реализациииксированными ы устройства Иове вен ьев оэффиц анные кядка;втоаной ени игами 1 личиныходно величиньцразрядоврок, предста Наиболее близким ности к изобретению фильтр, содержащий ство, элементы заде вый вход которого с поминающего ус гройс по технической сущвляется цифровойпоминакнцее устройыбо е ки, сумматор, пердинен с выходом за И ость накапо операций ва равно Й . зряд чест гройс ет ниого кделяемодов п Белью изобретениыстродействия устр Однако такое устройство облааким быстродействием из-за большличества операций сложения, опрешагом разрядов накапливаемых кпередаче выходной величины т пориду для образования кода адреснающего устройства. Так как общ является повышениетва. филь гргисгрразряд ми соот использования в аппаррации, в частности, длявторого порядка с фикциен тами. ежду входом Х и выходом 1ьгра достикення этой цели цифровой содержит входной и выходной ре 1- сдвига и усгройсгво сдвига нв пт в, причем выходы тп младших раз81 4Входные величины Х поступают по два разряда с входного регистра сдвига непосредственно и через элементы задержки 2 н 3 на адресные входы запоминающего устройства 4. На другие входы адресной части запоминающего устройства 4 поступают по два разряда выходных величин 1 и и Мп с элементами задержек 8-11.Таким образом для образования кода адреса запоминающего устройства 4 с выходов входного регистра сдвига 1 и элементов задержки 2, 3,8-11 поступают величины Х и У по два разряда. 3 6274 рядов входного регистра сдвига соЪдинены непосредственно и через ФИ первых элементов задержки с адресными входами запоминающего устройства, выход сумматора соединен со входом выходного регистра сдвига и через устройство сдвига на т разрядов - со вторым входом сумматора, выходы И 4 младших разрядов выходного регистра сдвига соединены со входами ю вторых элементов задержки, выходы которых непосредственно и через м третьих16 элементов задержки подключены к адресным входам запоминающего устройства.На чертеже изображена структурная схема цифрового фильтра при оэ 2.Цифровой фильтр содержит входной реИ гистр сдвига 1, первые элементы задержки 2 и 3, запоминающее устройство 4, сумматор 5, устройство 6 сдвига на два разряда, выходной регистр сдвига 7, вторые элементы задержки 8 и 9, третьи.26 элементы задержки 10 и 11.Выходы двух младших разрядов входного регистра сдвига 1 непосредственно и через элементы задержки 2 н 3 подклк.23 чены к адресным входам запоминающего устройства 4, выход которого подключен к первому входу сумматора 5, выход которого подключен ко входу выходного регистра сдвига 7 н через устройство 636 сдвига на два разряда - ко второму входу сумматора 5;Выходы двух младших разрядов выходного регистра сдвига 7 соединены со входами элемента задержки 8 и О, выходы39 которых непосредственно и через элементы,задержки 10 и 11 соединены с адресными входами запоминающего устройся ва 4.Соотношение между входом Х и выходомтакого цифрового фильтра4О/Й 4- 4У к, ккгде маф" юффо".щ цф"-О+ 46Цифровой фильтр, содержащий запоминающее устройство, элементы задержки, сумматор, первый вход которого соединен свыходом запоминающего устройства, о т л и ч а ю щ и й с я тем, что, с цельюповьпцения его быстродействия, он содержит входной и выходной регистры сдвигаи устройство сдвига нам разрядов, причемвыходы о младших разрядов входного рь- М гистра сдвига соединены непосредственно и через ю первых элементов задержкис адресными входами запоминающего устройства, выход сумматора соединен со входом выходного региссдвига и через 55 устройство сдвига на о разрядов - совторым входом сумматора, выходы е младших разрядов выходного регистра сдвигасоединены со входами твторых элементовзадержки, выходы которых непосредственФЙЙ х 1 ц О +И я фл-ф) 7 йууМр+4)",3 У. фала" и-кЮ М 1,гВеличина Хможет принимать 2 возможных значений 0,44 Я -, 34 34 -3-ЗЯ ) соответствующие всем возможным комбинациям всех присутствующих или отсутствующих коэффициентов.Фиксированные значения коэффициентов вводятся в запоминающее устройство 4 емкостью 2 слов.В а пе 11 иц п" М)( ц, фи.цх ъ . ох . УИУ ьУьй пи У,С выхода запоминающего устройства 4 на вход сумматора 5 поступает величина 2 К.С помощью устройства сдвига на два разряда 6 и сумматора 5 осуществляется вычисление величины У, которая эаписыуЭвается в выходнойрегистр сдвига 7.С двух кладщих разрядов выходного регистра сдвига 7 величины ; и У поступаэг на входы элементов эадержкк 8 и 9. Это позволяет уменьшить число операций суммирования в,2 раза (й/2 ) и тем самым повысить быстродействие цифрового фильтра при реализации звеньев второго порядка. Выборм "2 является оптимальным, так. как при юа 2 резко возрастает количество оборудования, необходимое для реализации цифрового фнлыра. Формула изобретения