Устройство для повышения достоверности дискретной информации

Хь;1 . СО 1 ОЯ ОВЕТСИЧК ОЦИВГИС 1 псес 1:с 1 Рь".,п 1 б и;: 1:,РОЙСТВО ДЛЯ ПОВЫШЕНИЯ ДОСТОВЕРНОСТ ИСКРЕТНОЙ ИНфОРМАПИИ сумматоров подключен информационный вход входного регистра сдвига, а выходы первого и второго сумматоров подключены соответственно ко входам первогоИ второго триггеров, выходы которых через третий сумматор, к двум другим входам которого подсоединены соответственно выходы регистра сдвига ошибок, подклкчены ко входу компаратора, причем на управляющие входы входного регистра сдвига, регчстра сдвига информации, первого и второго триггеров поданы тактовые импульсы, на входы "Исходное состояние первого и второго триггеров - сигналы цикловой синхронизации,1 на управляющий вход третьего сумматора и на первый угравляюший вход регистра сдвига ошибок сигнал Ошибка" а на второй управляющий вход регистра сдвига ошибок и на управляк щий вход компаратора - сигнал стробированияеН афнои свработки гет е нкйстпа. рическая Устро дискретно регистр 1 шформаЯзи и мо 111 ет использова 1 фься пля ОбсиГнал.,в после декод 11 рсвания:,Известно устройство длЯ повышения постоверности дискретной информации, имеющееВходной регистр сдвига регистр сдвига ин.,.Ормации, регистр сдвига Ошибок и два триггераОднако В этом устройстВВ не испопьз)ся корпектиру 1 Ощая спосооиость кода, в рзультате чеГО имеет места 11 ропадание иформации, содержащейся В искаженнь 1 х кОдОвых комбинацияхБелью изобретенля Является повышениедостоверности информации.Для этого в устройство для повышедостоверности дискретной информации, содержащее входной регистр . сдвига, регистрсдвига информации, регистр сдвига ошибоки два триггера, введены три сумматора и 2компаратор, при этом выход входного регистра сдвига подключен к. одному из ВходовпервОГО сумматора и через регистр сдвигаинформации - к Одному из Входов Второго сумматора, к друГим ВКОдам перВОГО и ВторОГО 2 теже приведена структурна схема предложенного устро ство для повышения достов й информации содержит вхо сдвига, регистр 2 сдвигации, регистр 3 сдвига ошибок и два триггера 4, 5, три сумматора 6-8 и компаратор 9, при этом выход входного регистра 1 сдвига подключен к одному нз входов первого сумматора 6 и через регистр 2 сдвига 5 информации к одному из входов второго сумматора 7, к другим входам первого и второго сумматоров 6, 7 подключен информационный вход входного регистра 1 сдвига, а выходы первого и второго сумматоров 6, 7 10 подключены соответственно ко входам первого и второго триггеров 4, 5, выходы которых через третий сумматор 8, к двум другим Входам которого подсоединены соответственно выходы регистра 3 сдвига ошибок, под ключены ко входу компаратора 9, причем на управляющие входы входного регистра 1 сдвига, регистра 2 сдвига информации первого и второго тоиггеров 4, 5 поданы тактовые иМпульсы, на входЫ "Исходное состоянием 2 О первого и второго триггеров 4, 5 - сигналы цикловой синхронизации, на управляющий вход третьего сумматора 8 и на первый уп;равляющий вход регистра сдвига 3 ошибок -25 сигнал фОшибка", а не второй управляющий вход регистра 3 сдвига ошибок и на управляющий вход компаратора 9 - сигнал стробирования. Кроме того устройство имеет вхоцы 10-14 и выходгя 15, 16.Устройство работает следующим образом.На вход 10 входного регистра 1 сдвига поступают в последовательном коде информационные символы декодированных кодовых комбинаций, на вход 11 - тактовые импульсы. С выходов входного регистра 1 сдвига и регистра 2 сдвига информации информация посаупает на первые входы первого н второго сумматоров 6 и 7, вторые входы которых подключены ко входу 10.40Ба выходах первого и второго сумматоров 6 и 7, осупгествляюших суммирование по модулю два формируется логический "0" при совпадении соответствующего информа- НИОННОГО символа записанного ВО Входном 4 регистре 1 сдвиге или в регистре 2 сдвига иифармации с символом, поступающим в тот же момент времени на вход 10, и логическая "1 при их несовпадении.Сигнал с выхода первого и второго сумматоров 6 и 7 поступает на входы триггеров 4, 5, управляющих их переключением в состояние "1, причем переключение происходит по тактовому импульсу, поступающему на ВхОд 1 1 еИНа Вход 12 триггеров 4, 5 поступают сигналы цикловой синхронизации, устанавли, вающие их в нулевое состояние. По окончании "4." тактов на выходе триггеров 4 и 5 ,формируются сигналы о совпадении двух записанных кодовых комбинаций с кодовой 4глмбинацией, поступившей на вход 10.На,вход 13 регистра 3 сдвига ошибок третьего сумматора 8 поступает сигнал о числе ошибок в кодовых комбинациях. Выходы регистра 3 сдвига сшнбск совместно с выходами триггеров 4 и 5 подключены к третьему сумматору. 8, формирующему выходной сигнал равныйгде А 4,А- сигналы с выходов соответственно триггеров 4 и 5;Во - сигнал сс входа 13;Ьг,Ь- сигналысчисле ошибок в кодовых комбинациях с выходов регистра 3 сдвига ошибок;Щ- числовая функция, определяющая коэффициент суммирования в зависимости от числа ошибок В,Выход третьего сумматора 8 соединен со входом компаратора 9 на который подан также стрсбирующий сигнал со входа 14 устройства, Ксмларатор 9 формирует на вы ходе 15 сигнал, по которому считывается информация с выхода 16.Формула изобретенияУстройство для повышения достоверности дискретной информации, содержащее входной регистр сдвига, регистр сдвига информации, регистр сдвига ошибок и два триггера, О тл и ч а ю щ е е с я тем, что, с целью повышения достоверности информации путем исключения пропадания информации, содер-жащейся в искаженных кодовых комбинациях, в него введены три сумматора и компаретор, при этом выход, входного регистра сдвига подключен к одному из входов первого сумматора и через регистр сдвига инфбр 1 мацнн к одному из входов второго суммато. ра, к другим входам первого и второго сумматоровподключен информационный вход входного регистра сдвига, а выходы первого и второго сумматоров подключены соответственно ко входам первого и второго триггеров, выходы которых через третий сумматор, к двум другим входам которого подсоединены соответственно выходы регистра сдвига ошибок, подключены ко входу компаратора, при чем на управляющие входы входного регис ра сдвига, регистра сдвига информации, первого и второго триггеров поданы тактовые импульсы, на входы Исходное состояние" первого и второго триггеров - сигналы цикловой синхронизации, на управляющий вход третьего сумматора и на первый управляю606218 Источники информации принятые во внимание при экспертиэе: 1. Авторское свидетельство СССР М 443489, кл. Н 04 ., 1/10, 1972.Филиал ППП Патент", г. Ужгород, ул. Проектная, .4 ший вход регистра сдвига ошибок - сигналОшибка", а на второй управляющий входрегистра сдвига ошибок и на управляюшийвход компаратора - сигнал стробиру аз 2418/37 Тираж,80 ЦНИИПИ Государстве по делам изобр 113035, Москва, Ж, ного комитета ений и открь Раушская наб.,ПодписноеСовета Министров ССий