Устройство для индикации

Соктз Советских Социалистических РеспубликОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет Госудерственнь,й комитет Совета Министров СССР по делам изеаретений и открытий(43) Опубликовано 15.0 8. Б тень 1 я, 03.03,7 45) Дата опубликования опис 72) Авторы изобрете аший Г. Глущук и Н. 1) Заявител(54) УСТ О ДЛЯ 2 Изобретениевычислительнойся в устройствахкации. относится к автоматик месте люб о том, чт дом долж способе и и нформаци мяти за с ряднюсти двоичных ных разряд, Белью изобретения является увеличение полезной информационной емкости динамичеокой памяти, т.е. увеличение надежности, В предлагаемом устройстве это достигается тем, что в него введены последовательно соединенные преобразователь кода циклов, блок сравнения и блок обнаружения запятой выход которого соединен со входом блока ключей выбора запятой и блока отсчета ци лов, выход которого соединен со входом преобразователя кода циклов.На чертеже показана блок-схема предлагаемого устройства.Оно содержит блок 1 цифровых индблок 2 ключей выбора символа, бл икаторовок 3 лкгхинке и может применять- цифровой и знаковой индиИзвестны устройства для индикации, содержащие блок цифровых йндикаторов, соединенный с выходами блоков ключей выбора разрядов, цифровых символов и запятой, блок управления, соединенный со входом блока 10 динаЯичебКоДфпамяти и блока отсчета циклов, выход которого соединен с блоком ключей выбора разрядов и блоком буферной намяти, выход которого соединен с шифратором цифровых символов. Информация, находя тцаяся в блоке памяти, выводится на.цифровые индикаторы, причем на индикацию выводятся как целые, так и десятичные дробные числа Для этого и блоке памяти для каждого цифрового символа(десятичного раз ряда) отводится пять двоичных мест, из которых четыре двоичных места отводятся для хранения кода цифрового символа и одно двоичное место для указания запятой, Наличие логической 1" в пятом двоичном ого десятичного разряда говорито перед этим десятичным разряа быть запятая. Однако при этомндикации уменьшается полезнаяонная емкость динамической начет искусственного увеличения рахранимых чисел (вместо четырехразрядов используется пять двоиччей выбора запятой, блок 4. ключей выбора разрядов, шифратор 5 символов, блок 6 динамической памяти, блок 7 упрввпения, блок 8 отсчета циклов, блок 9 буферной памяти, преобразователь 10 кода цикловблок 11 5 сравнения и блок 12 обнаружения запятой.Во всех лампах блока 1 цифровых индикаторов все однотипные сегменты соединены параллельно и, представляют группы цифровых сегментов и запятой. Данные группы управ О ляются блоком 2 ключей выбора цифровых символов и блоком 3 ключей выбора запятой, Блок ключей выбора разрядов коммутируют непосредственно или сетки ламп (в лампах типа ИВ), или анодное напряжение (в лам пах типа ИН), Блок ключей выбора цифровых стволов управляется выходами шифратора 5 символов. Блок ключей выбора разрядов символов управляется от счетчика циклов, (цикл это время, в течение которого информация поступает со входа блока динамической памяти на ее выход). Количество разрядных ключей в блоке,4 равно количеству ламп индикации.Информация от датчика информации (напри" мер, клавиатуры) в двоично-десятичном коде через блок 7 записывается в блок 6 динамической памяти.В качестве блока динамической памяти можно использовать, например, магнитострикЗО ционную линию задержки.Блок 7 управления состоит иэ задающего генератора, счетчика текущего адреса, входного и выходного регистров.Счетчик циклов блока 8 отсчета циклов, срабатывает по сигналу Конец циклами формируемого счетчиком текущего адреса блока 7. Одновременно сигнал "Конец цикла через блок 8 отсчета циклов осуществляет сброс блока 9 буферной памяти.Сигнал "Конец цикла" выдается каждый раз после окончания цикла регенерации информации в блоке 6 динамической памяти,Код индицируемого символа в блоке 9 хранится в течение одного цикла.45Выходы дешифрвтора счетчика циклов блока 8 соединены с блоком 4 и входом преобразователя 10. кода циклов.Г 1 реобрвзователь 10 преобразует поэи 50 ционный код разрядов, поступающий на его вход, в двоична-десятичный или двоичный код (определяется кодом счетчика текущего адреса) цикла с опережением нв единицу Например, при индикации в п -м цикле65-го символа нв выходе преобразователя 10 будет соответствующий (двоична или двоично-десятичный) код цикла (11 + 1). Этот код поступает на входы бл 1 ка 11 сравнения, нв другие входы которого поступает код счетчика текущего адреса блока 7 управления, При сравнении кодов, на выходе блока 11 появляется сигнал, который управляетвходом блока 12 обнаружении запятой, Нвдругой вход блока 12 поступает информацияс блока 7 управления. Блок 12 анализируеткаждый символ информации, поступающейс блока 7, следующий эв индицируемым вданный момент времени символом. При обнаружении блоком 12 кода символа запятойон фиксируется .триггером, выход которогоуправляет блоком 3,Таким образом, запятая индицируется одновременно с индицируемым символом в одной лампе и п-м цикле (при использованиилампиндикации, имеющих сегмент запятой,например ИВ).Сброс триггера, фиксирующего запятую,производится сигналом, поступающим с блока 7. Он формируется счетчиком текущегоадреса с опережением во времени на одноэнвкоместо по отношению к.сигналу "Конецциклами. При сбросе триггера блока 12 наего выходе появляется сигнал, которыйпоступает на вход счетчика циклов блока8 отсчета циклов и изменяет его состояние нв единицу. Счетчик переходит в состояние (Л+ 1). Следующий зв ним сигналсчетчика текущего адреса блока 7 Конец/цикла" изменяет также состояние счетчика циклов на единицу. Счетчик переходитв состояние ( И + 2).Таким образом, осуществляется автоматический пропуск знакоместа запятой,Далее в блок 9 буферной памяти заносится следующий за запятой символ, которыйиндицируется в следующей лвмпе.Предлагаемое устройство позволяет более экономично использовать блок динамической памяти за счет определения запятой с опережением на один цикл, индикации ее в данном цикле и автоматическом пропуске одного цикла (при индикации числа с запятой.).Ф ормул в изобрете нияУстройство для индикации, содержащее блок цифровых индикаторов, соединенный с выходами блоков ключей выбора разрядов, цифровых символов и запятой блок управления соединенный со входом блока динамической памяти и блока отсчета циклов, выход которого соединен с блоком ключей выбора разрядов и блоком буферной памяти, выход которого соединен с шифратором цифровых символов, о т и и ч а ю ш е е598102 Составитель А. ВоронинаРедактор Л. Тюрина Техред М. Борисова Корректор С. Шекмар Заказ 1240/42 Тираж 826 ПодписноеЦПР 1 ИИ Государственног о комитета Совета Министров СССРцо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП Патент, г, Ужгород, ул. Проектная, 4 с я тем, что, с целью увеличения надежности устройства, в него введены последовательно соединенные преобразователь кодациклов, блок сравнения и блок обнеружения запятой выход которого соединен со входом блока ключей выборе занятой и блокаотсчета циклов, выход которого соединенсо входом преобразователя коде циклов.