Устройство для цифровой фильтрации

СОЮЗСОЦИАЛРЕСПУБ ЕТСНИХИСТИЧЕСКИХ К 5 С 06 Г 15/353 РЕТЕНИЯ ЬСТВУ ко игналоЪ и во обработирование,школа, точн денс тв зонной и, Устройство с ьтр 1, блок 7 Ф блок 11 памяти ия, Применение ает нозможпость ованное значени мощью операций льтрац вой Фил дресон, правле татов у жнт цифррованияблок 14ти резул амя СССРчислять отфильтр ала только с по сн сдви11 оп 3 е 1 га 1 Р 1 ка 1 апд оГ гЬе сцдг при уменьшении пог вленных огранич н вления коэффициент ра. 10 ил. и сложени еш ностей, обусло длиной предста цифрового Филь СУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИИ ГКНТ СССР ОПИСАНИЕК АВТОРСКОМУ СВИ(56) Пелед, Лиу Б, Цифроваяка сигналон. Теория, проектреализация. - 1:иев; Высшая1979, с.210-216.Авторское свидетельствоР 1264306, кл. П 03 Н 17/ОС 06 Г 15/353, 1985.Бгеепаагг Ц., ниоо 1 з Э.чсЬ О. Бгогее-Ргос 1 исг 018гегдпц, Бггцсгнгез, РогепгАрр 11 сагдопз. - Ргосед 1 пдЕцгореап СопГегепсе оп СгТЬеогу апй Эез 1.8 п, 1981.Я 01621045(57) Изобретение может быть использовано в системах цифровой обработки ляет повысить быстр сть при многодиапа162,1045 с овРедактор А.Пчолинская Т Корректор М. Шаров оставитель Ю.Ланц ехред М,Дидык оизводствеино-издательский комбинат "Патент", г.Ужгород Гагарина, 101 Заказ 4248 Тираж ПодписноеВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов.Цель изобретения - повышение быстродействия и точности устройствапри мцогодиапазонной Фильтрации.На Фиг.1 показана блок-схема устройства для цифровой фильтрации; наФиг.2 - функциональная схема блокаформирования адресов; на фиг.3Функциональная схема цифрового фильтра; ца фиг.4 - Функциональная схема блока памяти; на фиг,5 - функциональная схема блока управления; наФиг.6 - блок-схема каскадного включения блоков Фильтров; па фиг.7блок-схема одного блока Фильтров;на Фиг,8 - алгоритмобработки полосФильтрации; на Фиг.9 - амплитудночастотные характеристики элементарных Фильтров; ца Фиг.10 - диаграммаработы устройства.Устройство для цифровой фильтрации содержит цифровой Фильтр 1 с инФормационными входами.2-5 и информационным выходом 6, блок 7 Формирования адресов с информационными входами8-10, блок 11 памяти с информационными выходами 12-13, блок 14 управления, управляющие входы 15-18 блокаФормирования адресов, управляющие.входы 19-21 цифрового фильтра, управляющие входы 22-28 блока памяти,вход управления 29 блока управления,причем входы 4 и 10 являются информационцйми входами для устройства,а выход 12 - информационным выходомустройства,Блок Формирования адресов состоитиз узла 30 оперативной памяти и регистров 31 и 32.Цифровой Фильтр содержит блок 33постоянной памяти, сумматор 34 и регистр 35,Блок памяти образуют регистр 36,узел 37 оперативной гамяти и регист ры 38 и 39.Блок управления содержит генератор 40 тактовых импульсов, счетчики41-44, элементы НЕ 45-50, узелы 5154 постоянной памяти, регистры 55 -56, элементы И 57-60, элементы И-НЕ61-62.Работа устройства рассматриваетсяна примере 1/3-октавцой полосовойФильтрации в семи диапазонах. Выделение семи диапазоновфильтруемогок:с Ь у (пс),сигнала соответствует каскадному включению семи идентичных блоков фильтров Б 1Б 7. каждый блок фильтров 5состоит из трех 1/3-октавцых полосовых Фильтров Ф 1, Ф 2, ФЗ и одногоФильтра нижних частот ФО.При каскадном включении блоковФильтров, используя прореживациеданных вдвое, можно использоватьидентичные блоки, которые аппаратнореализуются в виде одного блока -цифрового Фильтра. При каскадном включении блоков каждый последующий блокФильтров работает вдвое реже предыдущего.бормируют такой алгоритм работыблока фильтров, при котором достигается равномерная загрузка оборудования. Естественный ход обработки полосвыглядит как показано ца фиг.8. 1(аждая точка обозначает отработку блоком из четырех Фильтров поступившего отсчета. Для разных диапазонов 25 точки находятся ца разных уровнях.Первый диапазон отфильтровываетсясразу по приходу очередного отсчетасигнала (Фиг.8 а), второй - по прихо"ду двух отсчетов входного сигнала(Фиг,8 б), третий - четырех (фиг.8 в)и т.д. При этом среднее число реализуемых элементарных фильтров наодин приходящий отсчет входногосигнала при наличии одного Фильтра равно двум, а при четырехФильтрах - восьми. Следовательно, алгоритм является оптимальным (всмысле равномерной загрузки обору-,дования), если на каждый приходящий 40 входной отсчет реализуется восемьэлементарных Фильтров. Этот алгоритмпоказан на Фиг.8 с учетом стрелок переноса. Такой последовательностью обработки, нарушающей естественную по следовательность обработки полос, достигается равномерная загрузка оборудования, Порядок обработки полос, аследовательно, и последовательностьработы блока Фильтров задается блоком управления.Рассмотрим работу цифрового Фильтра при реализации любого из элементарных Фильтров.Операция Фильтрации сводится креалиации уравнения следующего видаф 5 эн-у(п) = = а х (ис)к=О1045 162где х(п) - выборки .входной последовательности;у(п) " выборки выходной последовательности;а, Ь- постоянные коэффициента,определяющие характери"стики Аильтра;К - порядковый номер выборки;Б - порядок Фильтра.Фильтры блока ФО, Ф 1, Ф 2, ФЗ идентичны по структуре и различаютсялишь выбором коэффициентов а и ЬВ нашем случае используется .гребенка рекурсивных Фильтров, амплитудно-частотные характеристики (А 1 Х) которых представлены на Фиг.9,Для исключения операции умноженияотсчетов сигнала ца коэффициенты используется перегруппировка, в результате которой для получения ныходного отсчета элементарного фильтра используются только операции сдвига исложения, число которых равно числуразрядов входных данных. Разрядывходньгх выборок используются для адресации памяти, где хранятся значения Функций, суммирование которых сосдвигом дает значение выходного отсчета Аильтра. Адресуемая память называется памятью результатов. Применение памяти результатон дает ноз- .можцость повысить быстродействие устройства за счет. исключения операцииумножения отсчетов входного сигналана коэАФициецты Ацльтра и повыситьточность, путем уменьшения погрешностей, обусловленных ограниченной дли-ной представления коэфАициецтон циАрового Аильтра.Цикл вычисления выходного отсчета циАроным фильтром разбит на 13тактов (26 полутактов). Во время 1-гополутакта сицхросигцал тактовогогенератора имеет высокую амплитуду,во время 2-го полутакта - низкую,1(аждый цикл вычисления содержит 12 вычислительных и 1 предварительныйтакт, а также разбит на 3 подготовительных пог,цикла, следующих другза другом и содержащих соответственно 4, 4, 5 тактов (Фиг.10).Число вычислительных тактов соответствует разрядцости обрабатываемыхслов. В данном случае разрядностьравна 12. Предварительный такт пред"назначен для приведения схемы в состояние готовности вычисления отсчетадля конкретного элементарного Аильтра. Подготовительные подциклы необ;ходимы для подготовки информации к обработке н следующем за данным нычислительном цикле и записи результата вычисления предыдущего цикла.Такая временная органиэация цикла вычисления дает возможность реализацииконвейерной схемы вычисления, так 10- как в этом случае подготовка информации к вычислению, само вычислениеи запись результата нычислеция разнесены во времени в разные вычислительные циклы.Устройство работает следующим образом.1(од от АЦП поступает на информационный вход 1 О блока 7 Формированияадресов ц информационный вход 4 бло ка циАрового Фильтра 1, а также навход 29 блока 14 управления. Сигнал на входе 29 осуществлет запускблока 14 управления и всего устройства н целом. От блока 14 управления 25 ца выходе 15 выставляется адрес, покоторому по сигцалаи ца выходах 16 и17 от блока 14 управления производится счцтьнацие ццформаццц из блокаАормировация адресов 7 по выходу 5 н 30 блок 1 ццАрового Аильтра. Одновременно с этим по сигналу ца выходе 26с блока 14 упрапения на информационный вход 2 ццАроого фильтрац информационный ход 8 блока 7 Формировация адресов поступает ицАормация с выхода 12 блока 11 памяти, Всоответствии с сигцдламн на выходах19-21,поступающими с блока 14 управления, в блоке 1 производится ццфро С ная фильтрация сигналов ца ходах2-.5. ОтАильтроацное значение сигналон по .сигналу на выходе 22 передается по выходу 6 в блок 11 .памяти,По сигналам ца выходах 23, 24, 25 и28 результаты Фильтрации передаютсяс выхода 13 блока 11 памяти ца информационный вход 3 блока цифровогофильтра 1 и инФормационный вход 9блока 7 Формирования адресо.По сиг налам ца выходах 15, 16, 18 и 26,поступающим от блока 14 управления,в блоке 7 Аормировация адресов запоминается зцачецие.сигцапон ца входах8-О блока Формирования адресов. Посигналам ца выходах 23, 24, 26 и 27результаты Фильтрации передаются цовыходу 12 на выход устройста.Во время первого полутакта каждого вычислительного такта, каждоговычислительного цикла на вход 1 б узла 30 оперативной памяти элементаИЕ 62 (Фиг. 10 ж) поступает сигналсчитывания информации по адресу, поступающему одновременно от счетчика43 на вход 15 учла 30 оперативной памяти и удерживаемого н течение всеготакта, йдновремено на вход 17 регистра 31 от элемента И-ЦЕ 62 на входы26 регистров 38 и 39.подается сигналсчитывания хранящейся в них информации, Считывание информации в данныйвычислительный цикл происходит илис пары АПП - регистр 38, или с парырегистр 38 - регистр 39. Выбор парызависит от состояния сигнала на входе25 регистра 39, поданного от элемента НЕ 46 (Фиг. 10 п) управления во время предварительного такта предыдущего вычислительного цикла и удержи- ваемого в течение всехвычислительных тактов вычислительного цикла.В 1-й полонине вычислительного тактакта в регистр 36 производится занись промежуточного результата вычисления, вычисленного в предыдущем такте по сигналу элемента И-НЕ 62, поданному на вход 20 регистра 35.Во время второй половины вычислительного такта по сигналу элементаИ-НЕ 62, поданному на вход 16 узла30 оперативной памяти, происходит запись содержимого регистра 32, выходыкоторого по сигналу от элемента НЕ45 (Фиг,10 р) на входе 18 во 2-м полутакте имеют активное состояние,Запись в регистр 32 содержимого ре,гистра 31, регистра 38, регистра 39или АЦП, происходит также во 2-м по"лутакте. Таким образом, в узел 30 оперативной памяти во 2-м полутакте в соответствии с уравнением Фильтра перезаписывается часть информации, считываемой из него во время 1-го полутакта, и добавляется еще входной отсчет на данном вычислитель ном цикле и выходной .отсчет предыдущего вычислительного цикла.Во нремя 2-го полутакта происходит вычисление промежуточных результатов вычисления в цифровом Фильтре по информации, поданной на него с регистра 31, регистра 38, АЦП или регистра 39, а также в зависимости от состояния сигнала на входе 19, поданного от счетчика 42 .(Фиг, 10 п) во нремя предварительного такта предыдущего вычислительного цикла, удер живаемого в течение всех вычислительных тактов и определяющего характер реализуемого Фильтра (каждой из трех полосовых или Фильтра низкой частоты (ФНЧ.Во время 1-го подготовительного подцикла по сигналу с регистра 5 (Фиг,10 п) на входе 23 узла 37 оперативной памяти выставляется адрес ячейки памяти, из которой на этом же подцикле в соответствии с сигналом на входе 24 того же узла происходит 5перезапись содержимого н регистр 39по сигналу от элемента И 59 на входеответствующему выходному отсчету 1 О 28 регистра 39, поданному также в1-м подготонительном подцикле, соФНЧ-октавы, расположенной на частотной оси над той, в которой обрабатывается Фипьтр в следующем вычислительном цикле.Во нтором подготовительном подцикле по сигналу регистра 56 на вхо" 20 де 23 узла 37 оперативной памяти выставляется адрес ячейки памяти, изкоторой на этом же подцикле в соответствии с сигналом от элемента НЕ 48на входе 24 того же узла 37 происходит перезапись в регистр 38 по сигналу от элемента И 60 (фиг.10 м) на вхо 30 де 27 регистра 38, поданному также во втором подцикле, выходного отсчета Фильтра, полученного во времяпредыдущей реализации Фильтра, и реализуемого в следующем заданном вычислительном цикле.В течение третьего подготовительного подцикла по сигналу от узла 51 40 на входе 23 узла 37 оперативной памяти выставляется адрес ячейки памяти, в которую в соответствии с сигналом от элемента НЕ 48 (Фиг.10 н) навходе 24 того же узла 37, происхо дит запись результатов вычисления выходного отсчета Фильтра, реализованного в предыдущий цикл.На 1-м полутакте каждого 13-гопредварительного такта каждого вычислительного цикла по сигналу элементаИ 57 (Фиг.10 з) на входе 22 регистра36 происходит запись результатов вычисления данного вычислительного цикла с ыхода регистра 35 в регистр 36.На втором полутакте предварительного 55такта происходит сброс в нулевое состояние регистра 35 в соответствии ссигналами от элемента И 58 (фиг.10 и)на входе 21 этого же регистра, а так-.же происходит запись с выхода узла 53 в счетчик 43 начала области памяти в узле 30 оперативной памяти, содержащем информацию об элементарном Фильтре, обрабатываемом в следующем вычислительном цикле, по сигналу от элемента ИЕ б 1 (Фиг.10 к). Сигнал разрешения работы блока управления поступает на вход 29 генератора 40 с выхода АЦП при готовности последнего в работе.Схема управления представляет собой циклический автомат. Тактовые импульсы с генератора 49 тактовых импульсов (Фиг,10 а) поступают на вход счетчика 41 по шой 13, с выхода которого (Фиг.10 о) они поступают на вход циклического счетчика 42 по пой 512. Число 512 соответствует тому, что последовательность обрабатываемых фильтров повторяется через 64 поступления входного отсчета (при среднем числе реализованных Фильтров на одно поступление входного отсчета равном 8), следовательно, через 512 вычислительных циклов, Показания счетчика 42 идентифипирует Фильтр (и соответствующую ему таблицу в блоке постоянной памяти 33), подлежащий обработке, посредством определения областей памяти в узпе 30 оперативноц памяти и в узле 37 оперативной памяти, к которым необходимо обращаться во время вычислительных тактов и подготовительных подциклон.Идентификация осуществляется с помощью таблиц, находящихся в узлах 51 54 постоянной памяти, на вход которых подан сигнал с выхода счетчика 42. Узел 51 постоянной памяти табулирует область памяти в узле 37 оперативной памяти для записи результата вычисления, выполненного на предыдущем вычислительном цикле, а также формирует сигнал сбросав нулевое состояние счетчика 42 при досчете до 512 подачей сигнала сброса на вход счетчика 42. Узел 53 постоянной памяти табулирует область памяти в узле 30 оперативной памяти для чтенияэаписи инФормации на выходах этого блока, представляющих собой "срез" битов в словах входных и выходных отсчетов одного элементарного фильтра. Узлы 52 и 54 табулируют.область памяти в узле 37 оперативной памяти для перезаписи ее содержимого в регистры 38 и 39 соответственно для цодготов ки информации, необходимой в следующем вычислительном цикле. Выходы узла постоянной памяти 51, регистров 55 и 56, на вход которых поданы сигналы с ньгходон узлов 54 и 52 соответственно, объединены на одну шину, что возможно при наличии у выходов указанных блоков 3-х состояний, Управление состоянием выходов узла 51 и регистров 55 и 56 осушестнляетсч с логической части схемы управления, и содержащей также счетчик 44 по шов 13, Показание этого счетчика определяют последовательность работы схемы во время вычислительного цикла (диаграммы Фиг.10 а-г). Сигнал сброса поступает с элемента И 58 блока управления (Фиг,10 и,д).Элемент И 46 по сути является логическим дискриминатором выхода узла 52 постоянной памяти и определяет пару АЦП - регистр 38, регистр 38 - регистр 39.Пример конкретного выполнения рассмотрен для случая применения аналого-цифрового преобразователя в качестве предыдущего блока, отождествленного с входной информационной линией для предлагаемого устройства, но возможно использование любых бло 10 20 25 30 ков, вьгод которых представляет собой цифровой последовательный код,формула изобретения 35 Устройство для цифровой Фильтрации, содержащее цифровой Фильтр и блок управления, причем цифровой фильтр содержит блок постоянной памяти, регистр, сумматор, а блок управления содержит с первого по.четвертый элементы И, с первого по шестой.элементы НЕ, первый счетчик, два элемента И-ПГ, о т л и ч а.ю щ е е с я тем, что, с целью повышения быстродействия и точности при многодиапазонной Фильтрации, в устройство введены блок Формирования адресов, блокпамяти, при этом в цифровом фильтре выход блока постоянной памяти подключен к первому входу сумматора,выход которого подключен к информационному входу регистра, выход которого. подключен к второму входу сумматора,при этом блок. формированияадресов содержит первый и второй регистры, узел оперативной памяти,выход которого подключен к информа 1621045 12циониому входу первого регистра., выход которого подключен к информационному входу второго регистра, при этом выход второго регистра подключен к5 информационному входу узла оперативной памяти, при этом блок памяти содержит три регистра, узел оперативной памяти, причем выход первого регистра подключен к информационному входу оперативной памяти, выход которого подключен к ииформациониыч входам,второго и третьего регистров,при,чем в блок управления введены с второго по четвертый счетчики, два ре гистра, четыре узла постоянной памяти, .тактовый генератор, выход которого подключен к второму входу первого элемента И-НЕ, к входу шестого элемента НЕ счетному входу четвертого счетчика, счетному входу третьего счетчика, счетному входу первого счетчика, выход которого подключен к счетному входу второго счетчика, выход которого подключен к адресным 25 входам первого, второго, третьего и четвертого узлов постоянной памяти, при этом выход третьего узла постояииои памяти подключен к входу установки третьего счетчика, выход чет- Зо вертого узла постоянной памяти подключен к информационному входу первого регистра, выход второго узла постоянной памяти подключен к информационному входу второго регистра и входу второго элемента НЕ, при этом первый выход четвертого счетчика подключен к первому входу первого элемента И, второму входу четвертого элемента И, входу пятого элемента НЕ, 40 выход которого подключен к второму входу третьего элемента И, выход которого подключен к входу управления состоянием вь 1 ходов первого регистра, при этом второй выход четвертого счетчика подключен к второму входу второго элемента И, выход которого подключен к входу сброса четвертого счетчика, при этом третий выход четвертого счетчика подключен к входу четвертого элемента НЕ, к первому входу второго элемента И, к второму входу первого элемента И, выход которого подключен к входу третьего элемента НЕ, к первому входу первого элемента И-НЕ, выход которого подключен к входу установки третьего счетчика, при этом выход третьего элемента НЕ подключен к первому входу второго элемента И-НЕ, выход четвертого элемента НЕ подключен к первому входу третьего элемента И, к перпервому входу четвертого элемента И, к входу управления состоянием выходов первого узла постоянной памяти, второй выход которого подключен к входу сброса второго счетчика, выход четвертого элемента И подключен к входу управления состоянием выходов второго регистра, выход шестого элемента ПЕ подключен к второму входу элемента И-ПГ, выход которого подключен к входу первого элемента НЕ, при этом выход второго элемента И-НЕ блока управления подключен к входу синхронизации регистра цифрового фильтра, к входу синхронизации первого и второго регистров блока памяти, к входу запись-считывание узла оперативной памяти и входу синхронизации первого регистра блока формирования адресов, выход первого регистра которого подключен к первому адресному входу блока постоянной памя" ти цифрового фильтра, выход регистра которого подключен к информационному входу первого регистра блока памяти, выход первого регистра которого является информационным выходом устройства и подключен к первому информа-. ционному входу второго. регистра блока Формирования адресов и к второму адресному входу блока постоянной памяти цифрового Фильтра, выход второго регистра блока памяти подключен к второму информационному входу второго регистра блока формирования адресов и к третьему адресному входу блока постоянной памяти цифрового фильтра, при этом третий информационный вход второго регистра блока формирования адресов и четвертый адрес" иый вход блока постоянной памяти цифрового фильтра подключены к информационному входу устройства, при этом выход третьего счетчика блока управления подключен к адресному входу узла оперативной памяти .блока формирования адресов, вход синхронизации второго регистра которого под" ключеи к выходу первого элемента НЕ блока управления, выход второго счетчика которого подключен к адресному входу блока постоянной памяти цифрового фильтра, вход сброса регистра которого подключен к выходу второго элемента И блока управления, 16210651314выход первого элемента И-НЕ которого подключен к входу синхронизапйипервого регистра блока памяти, вход"Запись"считывание" узла оперативнойпамяти которого подключен к выходучетвертого элемента НГ блока управления, выходы первого и второго регистров и первого узла постоянноцпамяти которого подключены к адресному входу узла оперативной памятиблока памяти, входы управления состоянием выходов второго и третьегорегистров которого иодключеиы к выходу второго элемента ИЕ блоки уирдвлеиия выход четвертого элемента Икоторого подключен к входу режимдвторого регистра 6 иокд идмяти, входрежима третьего ре.гистрд которогоподключен к цыходу третьего элемента И блока упрдилеиця, вход эдпускдтактового генердторд иоиключеи квходу запуска устройстид.