Многовходовый логический элемент и

ОПИСА ИЗОБРЕТ аюз Советски циалистических Республик(21) 2160270/18-21 1) М, Кл.з Н ОЗК 19/22 с присоединением заявкиГосударственный комитет Совета Министров СССР тто делам изобретенийФн открытий 3) Приорите45) Дата опубликования описания 10.03.7(72) Авторы изобрете Д, Д. Ровинский и В, В. Добролю Заявител 54) МН 01 ОВХОДОВЫЙ ЛОГИЧ носится к области им жет рабосигналов. зация лоом ом из входов щий блок 17 ся соответст диод 7. Од Изобретение от пульсной техники,Известен логический элемент И, содержащий несколько входных логических элементовИ, логические элементы НЕ и ИЛИ, входы ивыходы которых соединены соответственномежду собой 1.Недостатком такого логического элементаявляется его сложность,Наиболее близким по технической сущностик данному изобретению является логическийэлемент, содержащий 1 Ч-входовые логическиеэлементы И, состоящие из транзисторного усилителя с источником опорного напряжения идиодов, подключенных к базе транзистора,и М-входовой логический элемент И, состоящий из транзисторного двухкаскадного усилителя, база первого транзистора которого соединена через диоды с выходами транзисторных усилителей упомянутых 1 Ч-входовых логических элементов И 21,Такой логический элемент не мотать при временном сдвиге входныхЦелью изобретения является реалигической операции И при времени сдвигевходных сигналов.Поставленная цель достигается тем, что вкаждый У-входовый логический элемент Ивведены У ячеек памяти, состоящих из тиристора и блока управления им, выполненного из импульсного трансформатора, первичнаяобмотка которого соединена с источником сигнала, а вторичная через диод подключена куправляющему электроду тиристора, анод ко 5 торого соединен с анодом соответствующегодиода У-входового логического элемента И,На чертеже приведена схема логическогоэлемента.Элемент содержит логические элементы И10 1 - 3, каждый из которых состоит из ячеек4 - б памяти, диодов 7 - 9 и ключевого усилителя на транзисторе 10 с источником опорногонапряжения из стабилитронов 11, 12 и резисторами 13 - 15, каждая ячейка памяти содер 15 жит тиристор 1 б и блок 17 управления им,состоящий из трансформатора 18, диода 19 ирезистора 20,В состав логического элемента входит Мвходовый логический элемент И 21, выполнен 20 ный на транзисторах 22, 23, резисторах 24 - 28и диодах 29 - 31, в качестве источников напряжения в нем использованы стабилитроны 32 -34, Входные сигналы подают на входы 35 - 37,выходной сигнал снимается с выхода 38.25 Принцип работы элемента заключается вследующем.При появлении сигнала на одннапример 35, через соответствуюуправления тиристором включает30 вующий тиристор 1 б, подзапираянако транзистор 10 не срабатывает, так как база его шунтирована через диоды 8, 9, по которым протекают токи, шунтирующие транзистор 10, подзапираемый эмиттерным смещением от цепочки из резистора 15 и стабилитронов 11, 12. По аналогичной причине не срабатывают и транзисторы 22 и 23. Посту- пающие затем сигналы на остальные У - 1 входы соответственно через ячейки 5; 6 включают соответствующие тиристоры, и токи, протекающие вследствие открытия тир исторов, подзапирают соответствующие диоды 8, 9. При поступлении сигналов на все 1 Ч входов устройство даже со сдвигом относительно друг друга во времени откроется транзистор 10 за счет тока от источника питания через резистор 13, включенный в цепи его базы, и за счет коллекторного тока через резистор 14 запрется соответственно диод 29, При поступлении Л/КМ сигналов на все входы устройства подзапрутся все М диоды 29 - 31 и за счет тока через резистор 24 включится транзистор 22, сигнал которого через резистор 27 включит транзистор 23, коллектор которого подключен к выходу устройства. Ток через транзистор 22 ограничивается резистором 25, стоящим в его коллекторной цепи.Для возврата в исходное состояние достаточно выключить тиристоры 16, что выполняется известными методами, например шунтированием его питания, обрывом шины источ,ника питания и т, д,Максимальное значение М= 16. При его увеличении снижается. стабильность работы схемы из-за нелинейности входных характеристик транзисторов. По этой причине У= 16,Таким образом, элемент может иметь одновременно 16 К 16=256 входов.5Формула изобретения"Многовходовый логический элемент И, содержащий У-входовые логические элементы И,состоящие из транзисторного усилителя с10 источником опорного напряжения и диодов,подключенных к базе транзистора, и М-входовый логический элемент И, состоящий из транзисторного двухкаскадного усилителя, базапервого транзистора которого соединена через15 диоды с входами транзисторных усилителейупомянутых У-в ходовых логических элементов И, отличающийся тем, что, с цельюреализации логической операции И при временном сдвиге входных сигналов, в каждый20 М-входовый логический элемент И введены Жячеек памяти, состоящих из тиристора и блокауправления им, выполненного из импульсноготрансформатора, первичная обмотка которогосоединена с источником сигнала, а вторичная25 через диод подключена к управляющемуэлектроду тиристора, анод которого соединенс анодом соответствующего диода Ж-входовогологического элемента И,Источники информации,ЗО принятые во внимание при экспертизе1, Патент США Мо 3783254, кл, 235 в 1,1974.2. Авторское свидетельство СССР Мо 365716,кл. Н ОЗК 19/22, 1970.ктор Л. Брахнина Тиражомитета Совета М бретений и откры Ж, Раушская на писное Типография, пр. Сапунова, 2 Составитель Т, АртюхРедактор Н. Каменская Техред Н. Рыбкина каз 700/11 Изд. М 242 ИПО Государственного к по делам из 113035, Москва, 1080инистров СССРий