Запоминающее устройство

О П И С А Н И-Е 11 86495ИЗОБРЕТЕН И Я Союз Советских Социалистических Республик(61) Дополнительное к авз вид-ву 1) М, Кл.- 6 11 С 1110 2) Заявлено 23.01.76 (21) 2317823/18 с присоединением заявк сударственный комитет овета Министров СССР(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропрограммных автоматах и устройствах управления цифровых вычислительных машин,Известны запоминающие устройства 11, содержащие резисторные элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через усилители считывания и логические элементы к выходам устройства.Однако в указанном устройстве число резисторных элементов памяти соответствует числу единичной информации, содержащейся в матрице, что приводит к недостаточной информационной эффективности, избыточности оборудования и ограничению применения устройства.Извсспы также запоминающие устройства 2, наиболее близкие по технической сущности к изобретению, содержащие элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через элементы развязки к шине нулевого потенциала, шину считывания и элементы И - НЕ,Однако в данном устройстве элементы памяти в певыбранных адресных шинах влияют на уровс 111 з сн 111 алов спть Ва 11151 Вьбра 11 ных адресных шин, что снижает помехозащищенностьи надежность устройства. Поскольку в матрице в качестве двоичной информации считывается только одно номинальное значение, соответствующее двоичной единице, а отсутствиеэлемента соответствует двоичному нулю, этоприводит к избыточности оборудования и недостаточной информационной эффективностизапоминающего устройства,Цель изобретения - расширение областиприменения устройства,Это достигается тем, что в предлагаемоезапоминающее устройство введены аналогоцифровые преооразователи, одни из входовкоторых подключены к разрядным шинам, адругие - к шине нулевого потенциала, выходы аналого-цифровых преобразователей подсоединены к одним входам элементов И - НЕ,другие входы которых подключены к шпнс20 считыВани 51На чертеже представлена функциональнаясхема предложенного устройства.Устройство содержит элементы 1 - 9 памяти,размещенные в перекрестиях адресных 10 - 12и разрядных 13 - 15 шин, подключенных соответственно к дешифратору 16 адреса и черезэлементы 17 - 19 развязки к шине 20 нулевогопотенциала, элементы И - НЕ 21 - 32 и аналого-цпфровыс преобразователи 33 - 35, одни пз30 входов которых соединены с разрядными пп3нами 13 - 15, а другие из входов - с шиной 20 нулевого потенциала. Выходы преобразователей ЗЗ - 35 подключены через одни из входов элементов И - НЕ 21 - 32 к выходам 36 - 47 устройства, другие из входов элементов И - НЕ 21 - 32 совместно подсоединены к шине 48 считывания устройства, в котором последовательно с каждым элементом 1 - 9 памяти включен полупроводниковый диод 49 - 57. Устройство содержит также шины входного сигнала 58, кода адреса 59 - 60, пуска 61 и установки 62 в исходное состояние устройства.Работает устройство следующим образом.Для приведения устройства в исходное состояние по шине 62 установки в исходное состояние поступает входной импульсный сигнал, по которому на выходах аналого-цифровых преобразователей 33 - 35 устанавливается нулевая информация с низким уровнем потенциала. На шинах 48 считывания, кода адреса 59, 60 и пуска 61 присутствуют низкие уровни потенциалов, а на выходах элементов И - НЕ 21 - 32 и соответственно на выходах 36 - 47 устройства - высокие уровни потенциалов, соответствующие нулевой информации, При поступлении по шинам 59, 60 кода адреса 01 на входе дешифратора 16, шина 58 источника сигнала подключается к адресной шине 10. На разрядных шинах 13 - 15 устанавливаются значения уровней напряжения, определяемые номинальными значениями элементов 1, 4 и 7 памяти, которые проходят на входы преобразователей 33 - 35. После этого на шину 62 пуска поступает импульсный сигнал запуска преобразователей 33 - 35, по окончании работы группы логических элементов И - НЕ 21 - 24, 25 в 28 и 29 - 32 подготавливаются коды, соответствующие номинальным значениям элементов 1, 4, 7 памяти,Полупроводниковые диоды 49, 52 и 55 служат для исключения взаимного влияния на работу преобразователей 33 - 35 при кодировании ими уровней напряжения, задаваемых резисторными элементами 1, 4, 7.5 Таким образом, в предложенном устройствевырабатывается 12-ти разрядный код информации при считывании с трех элементов памяти. В известном же устройстве для получения такой же информационной эффективности тре буется семь элементов памяти, для вырабатывания единичной информации и пять неиспользованных ячеек памяти, задающих нулевую информацию.В предлагаемом устройстве этот эффект до стигается за счет только трех ячеек памятипри 100%-ном использовании их,Формула изобретения20 Запоминающее устройство, содержащее элементы памяти, размещенные в перекрестияхадресных и разрядных шин, подключенных соответственно к дешифратору адреса и черезэлементы развязки к шине нулевого потенциа 25 ла, шину считывания и элементы И - НЕ, о тл и ч а ю щ ее с я тем, что, с целью расширенияобласти применения устройства, оно содержитаналого-цифровые преобразователи, одни извходов которых подключены к разрядным шиЗ 0 нам, а другие - к шине нулевого потенциала,выходы аналого-цифровых преобразователейподключены к одним входам элементовИ - НЕ, другие входы которых подключены кшине считывания.35 Источники информации,принятые во внимание при экспертизе1, Патент Швейцарии534411, М. кл.б 11 С, 17/00, 06.08,71.2. Авторское свидетельство СССР344506,40 кл. 6 11 С, 17/00, 1971,586495 го Составитель В. Гордоноваехред И Михайлова Корректор Т. Добровольска Редактор И,зова одпис о 1 аф, пр. Сапуьо аказ 316810 11 зд. Мз 1026 11 ПО Государствеого комит по делам изобрет 113035, Москва, )К, Тираж 738та Совета Министроений и открытийРаунскаяаб., д. 4/5