Цифровой линейный интерполятор

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскии Социалистически к Респубпик(61) Дополнительное к авт. саид-ву(22) Заявлено 222776 (21) 2393877/18-24 2 05 присоединением заявки В Гааиаратааааий ааяатааааата Маааатраа ИаРаа ааааа ааааратааааа атаритаа(23) Приоритет(43) Опубликовано 0511.77, Бюллетень ЭВ 41 (45) Дата опубликования описания 2411.77(54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТО Изобретение относится к области автоматики и вычислительной техники и может быть использовано в выводных графических устройствах с линейными и матричными органами регистрации, а также в станках с программным управлением, в которых использованы линейные и матричные исполнительные органы.Известен линейный интерполятор, со-держащий собирательную схему, последовательно соединенные регистр, вентили, сумматор и схему анализа знака, один иэ выходов которой соединен с управляющими входами вентилей. 1Известен также цифровой линейный интерполятор, содержащий регистры координатных приращений, подключенные к блоку анализа координатных приращений и через блойи совпадения кодов 3) к элементу ИЛИ. Недостатком интерполяторов 11 и 2 является низкое быстродействие.Наиболее близким техническим решением к изобретению является цифро вой линейный интерполятор, содержащий регистры координатных приращений, подключенные к схеме сравнения, и блок управления , выход которого подключен к управляющим входам двоичного и накапливающего сумматоров 3)Недостатком этого интерполятора является низкое быстродействие в том случае, если отношение значений координатных приращений не кратно степе ни числа 2.Цель изобретения - повьааение быстродействия интерполятора. Поставленная цел достигается тем, что в предложенный интерполятор введены входной коммутатор, входы котороГо соединены с выходами регистров коордкнатных приращений, делитель координатных приращений, первый и второй входы которого соединены с первым и вторым выходами входного коммутатора, первый выход которого соединен со входом блока управления, блок памяти входы которого подключены к выходам делителя координатных приращений, а выходы -ко входам двоичного и накапливающего сумматоров, и выходной коммутатор, первые входы которогс соед- нены с выходами двоичного суья:,атора второй вход - с выходом блока управ - ления, а управляющие входы коммутаторов подключены к выходу схемы сравнения.Схема интерполятора представлена на чертеже.Он содержнт регистры 1, 2 координатных приращений, подключенные к схеме сравнения 3 и входному коммутато 5 ру 4. Первый выход коммутатора 4 подключен к блоку управления 5 и первому входу делителя координатных приращений 6, а второй выход - ко второму входу делителя б, выходы которого подключены к входам блока памяти 7. Выходы последнего соединены со входами двоичного сумматора 8 и накапливающего сумматора 9, соединенными между собой цепями переноса, Выходы сумматора 8 подключены к первым входам выходного коммутатора 10, второй вход которого, а также управляющие входы сумматоров подключены ко входам блока управления 5.управляющие входы 10 коммутаторов 4 и 10 под- З) ключены к выходу схемы сравнения 3, а выходы коммутатора 10 являются выходами интерполятора.Интерполятор работает следующим образом. 25 В регистры 1, 2 записываются соответственно приращения Ь Х и Ь У, задающие отрезок. В схеме сравнения 3 осуществляется сравнение величин Ь Х и Ь У.Если ЬХЬ У, то приращение Ь У появляется на первом выходе коммутатора 4, входы которого соединены с выходами регистров 1 и 2, а приращение Ь Х - на втором выходе коммутатора 4. Если ДХ ( ДУ, то приращения на выходе коммутатора 4, управляемого сигналом с выхода схемы сравнения 3, меняются местами. Таким образом, на вход блока управления 5 и первый вход делителя б всегда поступает мень шее из приращений, а на второй вход делителя б - большее. В делителе 6 осуществляется деление большего. лриращения на меньшее, например Я-, . 1Пслученное с выхода делителя б отноше йие запоминается в блоке 7 и по управляющим тактам иэ блока управления 5 переписывается в сумматоры 8 и 9. При этом целая часть Отнбшенияпереписывается в сумматор 8,ЬХа дробная часть отношения -7 - вДХсумматор 9. С выхода сумматора 8 целая часть отношения поступаетЬХна первый вход коммутатора 10, на вто рой вход которого поступают единичные сигналы с выхода блока управления 5. Коммутатор 10 управляетск сигналом со схемы сравнения 3: при ДХЬУ первый выход коммутатора 10 соединен с элементами регистрации горизонтального линейного (или матричного) органа регистрации, а второй - со счетчиком строк блока управления органом регистрации (на схеме не показаны), при ДХДУ первый выход коммутатора 10 соединен со счетчиком столбцов, авторой - с элементами регистрации вертикального линейного .(или матричного) органа регистрации.Формирование строки (столбца) в интерполяторе осуществляется за 1 такт. В этом такте отношение Хиз блока 7 поступает на входы сумматоров 8 и 9. В сумматоре 9 осуществляется сложение дробной части отношения - ЬХ с дробной частью предыдущей суммы, а возникающее переполнение из дробных разрядов сумматора 9 переписывается в младший разряд целого сумматора б. Целая часть полученной суммы из сумматора 8 через коммутатор 10 поступает на выход интерполятора (на регистрирующие элементы), а единичный импульс (такт) из блока управления 5 через коммутатор 10 - в счетчик строк или счетчик столбцов блока управления регистрирующего органа (на схеме не показан) .Число тактов в полном цикле работы интерлолятора не зависит от соотношения приращений и равно величине меньшего из приращений.дХ, лри ЬХДУ Т цикла ыдУ , при ДХ4 УСигнал конец интерполирования отрезка вырабатывается в блоке управления 5 после определения равенства между числом выданных управляющих тактов и величиной меньшего из приращений.Применение цифрового линейного интерлолятора с делителем увеличивает производительность выводных граФических устройств с линейными или матричными органами регистрации по сравнению с цифровым линейным интерполятором с взаимосвязью между временем интерполирования и соотношением координатных приращений, так как в предлагаемом интерлоляторе время интерполирования всегда равно меньшему из приращений, а в прототипе только в предельном случае.Формула изобретенияЦифровой линейный интерполятор, содержащий регистры координатных приращений, подключенные к схеме сравнения, и блок управления, выход которого подключен к управляющим входам двоичного и накапливающего сумматоров, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены входной коммутатор, входы которого соединены с выходами регистров координатных приращении,делитель координатных приращении, лер579599 итель Н.Белинкд З,фанта о аКоррек акареви едактор Л.утехина Т аказ 4394/4 Тиражвенногелам иЖ - 35,ЦНИИПИ Государ по 113035, Москвалиал ППП Патент, г.ужгород, ул. Проектная,вый и второй входы которого соединены с первым и вторым входами входногокоммутатора,первый выход которогосоединен со входом блока управления,блок памяти, входы которого подключенны к выходам делителя координатныхприращений, а выходы - к входам двоичного и накапливающего сумматоров, ивыходной коммутатор, первые входыкоторого соединены с выходами двоичного сумматора, второй вход - с выходом блока управления, а управляющие входы коммутаторов подключены квыходу схемы сравнения,Источники информации, принятыево внимание при экспертизе:1. Авторское свидетельство СССРМ 377822, М. Кл С 05 В 19/18 1971.2. Авторское свидетельство СССРУ 259492, М. Кл, С 05 В 19/18, 968.3. Заявка У 2112695/24,М, Кл". 6 05 В 19/18, 19"5 г па которой принято решение о выдаче авт.сзид. 095 Подписное комитета Совета Министров СССР бретений и открытийушская наб., д. 4/5