Рещающее устройство

пп 552707 Союз Советских Социалистических Республик) Г 1 рио осударственнын комите овета Министров СССР т 3) УДК 621 39 О(088.8) Опубликовано 30.03.77, Бюллетень12 по делам изобретений и открытий(72) Авторы изобретения В. В, Гомаз, А. И. Даниленко и В. С. Плаксиенко аганрогский радиотехнический институт им. В, Д, Калмыкова71) Заявите 54) РЕБАЮКЕЕ УСТРОЙСТВО О хо 1Изобретение относится к радиотехнике и может использоваться для различения дискретных сигналов в шумах при широкополосном некогерентном приеме.Одним из известных является устройство для различения мощностей случайных процессов в случае неоптимального некогерентного приема, состоящее из разнополярных детекторов, интеграторов и сумматора.При малом уровне шумов на входе это устройство не сильно отличается по помехоустойчивости от оптимального некогерентного приема, однако, при большом уровне помех на входе энергетический проигрыш резко возрастает.Наиболее близким техническим решением является решающее устройство, содержащее анализатор входного сигнала, первый выход которого через первый детектор соединен с первым входом блока сравнения, второй выход через второй детектор соединен с вторым входом блока сравнения, первый коммутатор, соединенный через первый интегратор с первым входом сумматора, и второй коммутатор, соединенный через второй интегратор с вторым входом сумматора.Однако в этом решающем устройстве имеет место высокая вероятность ошибки при малом отношении сигнал/шум на входе, так как при автовыборе сигналов не учитываются статистические свойства помех, в то время как наиболее вероятно, что короткие преобладающие реализации принадлежат выбросам шумящего канала без сигнала.5 Целью изобретения является снижение вероятности ошибки при приеме частотно-фазоманипулированных сигналов.Для этого в решающее устройство, содержащее анализатор входного сигнала, первый выд которого через первый детектор соединенс первым входом блока сравнения, второй выход через второй детектор соединен с вторым входом блока сравнения, первый коммутатор, соединенный через первый интегратор с пер вым входом сумматора, и второй коммутатор,соединенный через второй интегратор с вторым входом сумматора, введены две линии задержки, два блока контроля длительности превышений и триггер, при этом первый вы- О ход блока сравнения через первый блок контроля длительности превышений соединен с первым входом триггера, второй выход блока сравнения через второй блок контроля длительности превышений соединен с вторым вхо дом триггера, первый выход которого соединен с первым входом первого коммутатора, второй выход соединен с первым входом второго коммутатора, первая линия задержки включена между вы- О ходом первого детектора и вторым входомпервого коммутатора, а вторая линия задержки включена между выходом второго детектора и вторым входом второго коммутатора.На чертеже приведена структурная электрическая схема предложенного устройства.Решающее устройство содержит анализатор 1 входного сигнала, первый выход которого через первый детектор 2 соединен с первым входом блока сравнения 3, второй выход через второй детектор 4 соединен с вгорым входом блока сравнения 3, первый коммутатор 5, соединенный через первый интегратор б с первым входом сумматора 7, и второй коммутатор 8, соединенный через второй интегратор 9 с вторым входом сумматора 7, две линии задержки 10, 11, два блока 12, 13 контроля длительности превышений и триггер 14. Первый выход блока сравнения 3 через первый блок 12 контроля длительности превышений соединен с первым входом триггера 14, второй выход блока сравнения 3 через второй блок 13 контроля длительности превышений соединен с вторым входом триггера 14, первый выход которого соединен с первым входом первого коммутатора 5, а второйвходом второго коммутатора 8. Первая ЛЗ 10 включена между выходом первого детектора 2 и вторым входом первого коммутатора 5, а вторая ЛЗ 11 - между выходом второго детектора 4 и вторым входом коммутатора 8.Устройство работает следующим образом, С выхода анализатора 1 разделенные сигналы поступают на детекторы 2 и 4, с выходов которых видеосигналы поступают на блок сравнения и через ЛЗ 10 и 11 - на коммутаторы 5 и 8. Блок сравнения формирует импульсы, соответствующие времени превышения одного сигнала над другим. Блок 12 или 13 выдает импульс в том случае, если длительность импульса на его входе больше определенной эталонной величины. Выходные импульсы блоков 12 и 13 отстоят от передних фронтов их входных импульсов на величину эталонного времени, Триггер 14 переходит из одного состояния в другое в том случае, когда один из сигналов на выходах детекторов 2, 4 превышает другой на время, большее эталонного. Если время превышения одним сигналом другого меньше эталонного, на триггер 14 поступаетимпульс, подтверждающий его состояние. Выходные импульсы триггера 14 управляют коммутаторами 5 и 8. ЛЗ 10, 11 служат для со 5 гласования во времени сигналов на входахкоммутаторов 5, 8. На входы интеграторов б,9 сигналы поступают поочередно. Устройствопроизводит автовыбор сигналов по мгновенным значениям их огибающих с учетом вре 10 мени превышения одного сигнала над другим.Значение эталонного времени блоков 12, 13,время задержки ЛЗ 10, 11 выбираются в пределах времени автокорреляции помех на выходах детекторов 2, 4.1 з Предложенное устройство уменьшает вероятность принятия ошибочного решения о наличии или отсутствии сигнала,Формула изобретенияРешающее устройство, содержащее анализатор входного сигнала, первый выход которого через первый детектор соединен с первым входом блока сравнения, второй выход через второй детектор соединен с вторым входом 2- блока сравнения, первый коммутатор, соединенный через первый интегратор с первым входом сумматора, и второй коммутатор соединенный через второй интегратор с вторым входом сумматора, отличающееся тем, что, с целью снижения вероятности ошибки при приеме частотно-фазоманипулированных сигналов, введены две липии задержки, два блока контроля длительности превышений и триггер, при этом первый выход блока сравнения через первый блок контроля длительности превышений соединен с.первым входом триггера, второй выход блока сравнения через второй блок контроля длительности превышений соединен с вторым входом триггера, 4 О первый выход которого соединен с первымвходом первого коммутатора, второй выход соединен с первым входом второго коммутатора, первая линия задержки включена между выходом первого детектора и вторым вхо- дом первого коммутатора, а вторая линия задеркки включена между выходом второго детектора и вторым входом второго коммутатора.552707 Составитель Г. Теплова Техред И, Карандашова Корректор Л, Котова Редактор Е. Дайч Типография, пр. Сапунова, 2 Заказ 754/15 Изд.337 Тираж 869 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5