Приемник сигналов

О П И С А Н И Е 11)544136ИЗОБРЕТЕН ИЯ Союз Советскии Социалистических Республик) Заявлено 1 5 (21) 2180479/09 аявкиис единением осударственный коиит:Совета Министров СССоо делам изооретеннйи открытий 23) Приорите 3) Опубликован(5) уд 62(088.8) 5) Дата опуоликования описания 05.05.7 2) Автор изобретен Тетек язинская часть эрдена Трудэвэгэ Краснэгэ Зн 1 мени института радиэтехники и электроники .1 Н СССР 71) Заявител 54) ПРИЕ.ЧНЛК СИГНАЛ ДО иемнпк имеет низкую ь,вызванную тем, чтэ ыходах дискретизаторэв стоянную составляющую, учайной величиной, не- а и приводит к ошибкам я - повышение помехопомехо заш нност и шума н ненулевую бомею к торая, являясь слотличима от сигналЦель изобретенизащищенности,Для этого в прищем блок обработкиходу которого подключеиз которых содервходной преобразовател о сигналов, содерж вой фильтр, к вы два канала, один вый генератор и ыход которого со емни ,пэл жит так Изобретение относится к радиотехнике иможет использоваться в цифровых приемниках пэлэсэвых сигналов.Известен приемник сигналов, содержашиблок обработки, полосовэй фильтр, к выходукоторого подключены два канала, один изкэторых содержит тактовый генератор ивхэдной преэбразователь, выход которогэсоединен с входом дискретизатора, а другой - тактовый генератор и дискретизатор,вход которого сэединен с выходом нолосовофильтра1 1Однако такой пр динен с входон. Дискретизатэра. а другойтактэвый генератор и дпскретпзатор, входкэтэрогэ соединен с выходом пэлосовогэфильтра, в каждый из упомянутых каналоввведены блок попарчэго вычитания, двухканальный коммутатор, логический сумматорэлемент задержки и блок сброса, причемвыход тактового генератора соединен с первым вхэдом логического сумматора и входом элемента задержки, выход которогосоединен с вторым входом логического сумматора, первым входом двухканального коммутатора и входэм блока сброса, выход кэтэрэгэ соединен с первь:м входом блэка попарного вычитания, другие вхэды которогосэедипет ы с сээтветствуюшими выходамидвухканального коммутатора второй входкотэрэгэ соединен с выходом тактового ге -нератора, а выход дискретизатора соединенс третьим входом двухканального коммутатора. при зтэм выхэд блока пэпарнэговычитания соединен с соответствующим вхэдом блока обработки, а выход логическогосумматора соединен с вторым входом дис- кретизатораИа чертеже изображена структурная электрическая схема предложенного приемника сигналов.Приемник содержит полосовой фильтр 1, к выходу. кэтэрэго пэдключены два канала, один из кэторых содержит входной преобразователь 2, выход кэтэрогэ соединен с входом дискретизатора 3, тактовый генератор 4, Выход которого соединен с первым входом лэгического сумматора 5 и входом элемента задержки 6, выход которого соединен с вторым вхэдом логического сумматора 5, перВым входом двухканального коммутатора 7 и входом блвка сброса 6, выход котэрэго соединен с первым входом блока попарного вычитания 9, другие Входы которогс соединены с соответствующими выходаи двухкаальиогэ коммутатора 7 Второ Вход котэрогэ соединен с Выходом такгэвогэ генератора 4, а Выход дискротизатора 3 соединен с третьим входом двухканального коммутатора 7, а выход логического сумматора 5 соединен с вторым входом дискретизатора 3 .Другой канал содержит дискретизатор 10, вход которого соединен с выходом полосового фильтра 1, тактовый генератор 11, выход которого соединен с первым входом логичесэгэ сумматора 12 и входом элемента задержки 1 3 Выход кэторэгэ сэеди 3 е с Вто 30 рым входом логического сумматора 12, перВым входом двухканального коммутатора 14 и входом блока сброса 15, выход которого соединен с гервым входом блока попарного вычитания 16, другие входы которого сов- - з дипены с соответствующими выходами двух - канального коммутатора 14, второй вход которого соединен с выходом тактового генеиоратэра 11, а выход дискрстизатора 10 сэединан с третьим входом двухканального О коммутатэра 14, при этом выходы блоков 9 и 1 6 пэпарногэ вычитания соединены с Входами блэка обработки 17, а выхэд лэгическэгэ сумматора 12 соединен с вторым Вхэдэм дискретизатэра 10.45Нремник раоэтает следующим образомВходное колебание проходит полосовой фильтр 1 и поступает на входы дискретизатэра 10 и (после преобразования во входнэм преобразователе 2) дискретизатора Э, 1 О Элемент задержки 6 задерживает импульсы тактового генератора 4 на интервал времени, = 1/2 равный полупериэду центральной частоты -. полосового фильтра 1 На выходе логического сумматора 5 после Б 5 каждого импульса тактового генератора 4 эбразуется пара импульсов с интервалом1/2 -о, Дискретизатор 3 берет соответственно пары выборок из входного колебания и эти выборки через коммутатор 60 7 поступают В блок 9 гэпарного вычитания,где вычитаются между собэй. Выборки содержат сэответственно сигнал, помеху,постоянную составляющую и сигнал в противофазе, помеху в прэтивэфазе и ту жепостоянную составляющую Составляющиечэмехи имеют коэффициент корреляций,близкий к минус единице, и при вычитаниидают случайную Величиу с учетвереннойдисперсией, Сэставляющие сигнала складыВаются В фазе, т,е, этнэщение сигнал/помеха иа вхэде блэка обработки 17 не ухудшается, Гэстэянные составляющие при вычитании кэмпенсир лотся, чем и повышается пэмехэзашищеннэст приемника. После вычитанияимпульс с Выхода элемента задержки 6 черезблэк сбрэса 8 лэдгэтав:ивает блэк пэпарнэгэ Вьпитапия 9 к приему следучощей парыпульсов. Аналогичные эперации выполняются Вэ втором кана;е приемника,Формула изобретенияГ 1 риеник сигналов, содержащий блокэбрабэтки, полосэвой фильтр, к выходу которогэ подключены два канала, один из которых содержит тактовый генератор и входной прообразэватель, выход которого сэединен с входом дискретизатора, а другой -тактэвый генератор и дискретизатор, входкоторого соединен с Выходом полосовогофильгра, э т л и ч а ю щ и й с я тем,что, с целью повьщеНпя помехэзащищеннэсти, в каждый из упомянутых капалэв введе ь блэк пэпарногэ ВычТанкЯ, двухканальный коммутатор,. логический сумматор,элемент задержки и блэк сброса, причемвыхэд тактового генератора соединен с первым входом лэгического сумматора и входом элемента задержки, выход которогосэединон с втооым входом логическогэ сумматора, первьм входом двухканального коммутатора и входом блока сброса, выходкоторого соединен с первым Входом блока попарного Вычитания, другие входы которого соединены с сэотве.гствующими выхэдами двухканального коммутатора, второйвход которого соединен с выходэм тактового генератора, а выход дискретизаторасэединен с третьим входом двухканальногокоммутатора, при этом выход блока пэпарного вычитания соединен с соответствующим входэм блэка Обработки, а выхэдлэгическэгэ сумматэра соединен сэ втэрым Входом дискретизатэра,Истэчники инффэрмации, принятые вэ внимание при экспертизе:1, Байли и др. 1 ифровэй полосный вэкодер, "Зарубежная радиоэлектрониками % 7,1971 г. стр. 10 (прототип).Составитель Е. ПогибловРедактор Ю. Комаров ТехредН,Андрейчук Корректор В. КуприянЗаказ 793/72 Тираж 872 Подписное 1 НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5 Филиал ППП "Патентф, г. Ужгород, ул, Проектная, 4