Устройство для модификации команд

(11 542995 Союз Советских Социалистических Реслублии(22) Заявлено 30.08.74 (21) 2056580/24 1)М.Кле б 06 Г 9 с присоединением заявки Ме сударственлый комитет вета Министров СССР 23) ПриоритетОпубликовано 15.01.77. Бюллетень Ме Дата опубликования описания 07.02.7(53) УДК 681.325(088,8) по делан изобрете и открытий 2) Авторыизобретения В. Н. Алексеев, Л, Д. Голованев, С. Н, Домаи В. В. Талдыкин й, В. Г. Колосов(71 Заявите ДЛЯ МОДИФИКАЦ ОМАН 54) УСТРОЙ Изобретение относится к вычислительной технике, в частности к устройствам для модификации команд и может быть использовано при построении устройств управления ЦВМ.Известно устройство для модификации, содержащее индексный регистр, элементы И, регистр арифметического устройства, коммутатор адресной информации, регистр дешифратора адреса операнда и дешифратор операций, Оно характеризуется наличием специального регистра адреса операнда со сложными связями с другими блоками, причем модификации может подлежать только часть разрядов одного поля слова команды, что приводит к увеличению аппаратурных затрат, Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для модификации команд, содержащее блок оперативной памяти, разрядные выходы которого соединены с первыми входамп элементов И первой и второй групп, арифметико-логический блок, выходы которого соединены с разрядными входами блока оперативной памяти, блок управления, входы которого соединены с выходами элементов И первой группы, первый, второй и третий выоды соединены соответственно со вторыми входами элементов И первой группы, со вторыми входами элементов И второй группы и с управляющим входом арифметико-логического блока, входы которого соединены с выходами элементов И второй группы, первая группа адресных входов блока оперативной памяти соединена с группой водов устройства, а блок оперативной памяти содержит адресный регистр, дешифратор, формирователи токов и первую группу ячеек, адресные воды которых соединены через последовательно соединснныс формирователи тока, дешифратор и адресный ре О гистр с первой группой адресных входов блока оперативной памяти, В этом известном устройстве наличие единого адресного тракта как при обращешш к ячейкам ранения информации, так и при обращении к ячейкам, выпол няющим функции индекспырегистров, приводит к снижению быстродействия устройства и его усложнению.Цель изобретения - повышение быстродействия и упрощение семы. В описываемом уст 2 д ройстве это достигается тем, что в нем группавыходов блока управления соединена со второй группой адресных водов блока оперативной памяти, который содержит вторую группу ячеек и реверсивные формирователи 25 тока, причем вторая группа адресных входовблока оперативной памяти через реверсивныс формирователи тока соединена с адресными входами второй группы ячеек, разрядные входы и выходы которой соединены соотвстствеп- ЗО но с разряднымп выходами первой группы яче25 ЗЭ 35 43 45 50 55 60 ек блока оперативной памяти и разряднымивыходами блока оперативной памяти.На чертеже представлена блок-схема описываемого устройства,Оно содержит блок 1 оперативной памяти,блок 2 управления, группы 3, 4 элементов И,арифметико-логический блок 5; блок оперативной памяти содержит адресный регистр 6, дешифратор 7, формирователи тока 8, группы9, 10 ячеек, реверсивные формирователи тока11, группы 12, 18 адресных входов, разрядныевходы 14, разрядные выходы 15; управляющимвходом арифметико-логического блока является вход 1 б.При выборе команды из группы 9 ячеек навыходах 15 блока 1 появляются сигналы, которые проходят через группу 3 элементов 11на группу входов блока 2 управления. В блоке 2 код команды анализируется и выясняется,требуется ли модификация. Если команду необходимо модифицировать, то блок 2 управления запускает соответствующий формирователь 11, и команда записывается в группу 10ячеек. Одновременно происходит регенерациявыбранной команды в группе 9 ячеек.В одной из ячеек группы 10 хранится значение модификатора, которое вводится тудазаранее путем запуска в нужный момент времени одного из формирователей 11, осуществляющего запись модификатора. В одной изячеек группы 10 хранится число шагов иличисло команд, которые необходимо модифицировать,Далее работа происходит по следующемуалгоритму. В нечетных тактах поочередно возбуждаются нечетные формирователи 11 и содержимое ячеек, хранящих модификатор имодифицируемую команду, передается черезгруппу 4 элементов И на входы арифметикологического блока 5, где происходит их сложение. При передаче содержимого ячейки модификатора в четном такте происходит регенерация модификатора, для чего соответствующим формирователем 11 генерируется адресный ток записи. Регенерация содержимогоячейки модифицируемой команды при этом непроисходит. Результат сложения поступает изарифметико-логического блока 5 на разрядныевходы 14 блока оперативной памяти и можетбыть направлен в одну из ячеек группы 9,если не требуется немедленное исполнение модифицированной команды, пли записан сновав ячейку модифицированной команды группы10. Это зависит от алгоритма работы блока2 управления, Затем в арпфметико-логическийблок 5 поступает содержимое ячейки, хранящей число шагов, и из него вычитается единица. Если результат вычитания равен нулю,то арифметико-логический блок 5 выдает сигнал об окончании модификации,Таким образом, модификации может бытьподвергнуто любое поле в слове команды илинесколько полей одновременно в зависимости от того, какое число вводится в ячейку модификатора.Для исполнения модифицируемая команда выбирается из соответствующей ячейки группы 10 по сигналам блока 2 управления. Если же модификация производится заблаговременно, то модифицированная команда выбирается из группы 9 ячеек так же, как и другие команды.Проведение модификации команды мп.;ропрограммным путем позволяет совместить преимущества индексирования с помощью аппаратных регистров с экономией оборудования и повышением однородности, что особенно эффективно для процессоров на однородных магнитных матрицах. На модификацию команды в изобретении затрачивается дополнительно три единицы автоматного времени, в то время как при индексации через регистры, подключенные к общему дешифратору, для микропрограммной модификации команд требуется 12 микротактов. Формула изобретения Устройство для модификации команд, содержащее блок оперативной памяти, разрядные выходы которого соединены с первыми входами элементов И первой и второй групп, арифметико-логический блок, выходы которого соединены с разрядными входами блока оперативной памяти, блок управления, входы которого соединены с выходами элементов И первой группы, первый, второй и третий выходы соединены соответственно со вторыми входами элементов И первой группы, со вторыми входами элементов И второй группы и с управляющим входом арифметпко-логического блока, входы которого соединены с выходами элементов И второй группы, первая группа адресных входов блока оперативной памяти соединена с группой входов устройства, а блок оперативной памяти содержит адресный регистр, дешифратор, формирователи токов и первую группу ячеек, адресные входы которых соединены через последовательно соединенные формирователи тока, дешифратор и адресный регистр с первой группой адресных входов блока оперативной памяти, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, группа выходов блока управления соединена со второй группой адресных входов блока оперативной памяти, который содержит вторую группу ячеек и реверсивные формирователи тока, причем вторая группа адресных входов блока оперативной памяти через реверсивные формирователи тока соединена с адресными входами второй группы ячеек, разрядные входы и выходы которой соединены соответственно с разрядными выходами первой группы ячеек блока оперативной памяти и разрядными выходами блока оперативной памяти,ПодписноеСССР 11303 Типография, пр. Сапунова, 2102 ственного делам изо осква, Ж Тираж 899комитета Совета Министрретений и открытий35, Раушская наб., д, 4/5