Преобразователь напряжения в код поразрядного кодирования

011 И 7999 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕДЬСТВУСоюз Советских Сокиалистических Республик) 1978058/2 2) Заявлено 10,12,73 присоедл.ецием заявки Ме Государстоеинын комитет Совета Министров СССР но делам изобретений) УДК 681,325(088,8) убликовано 15,06.76, Бюллетень ЛЪ 22 и отнрыт Дата оп бликования сания 19.07.7(72) Авторы изобретени А. Т. Пешков и А. Н. Морозевич Минский радиотехнический инстит(54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИВ КОД ПОРАЗРЯДНОГО КОДИРОВАН бласти вычисл Изобретение относится к о и- тельной техники.Известен преобразователь напряжения в код поразрядного кодирования, содержащий последовательно соединенные распределитель импульсов, блок вентилей, регистр, преобразователь кода в напряжение и схему сравнения, выходы которой подключены к первым входам вентилей, выход первого из которых соединен с первым входом схемы ИЛИ, а также сборку, входы которой соединены с выходами распределителя импульсов, а выход - с входом первой линии задержки и нулевым входом первого триггера, второй триггер и вторую линию задержки.Недостатком известного преобразователя является низкое быстродействие.Для повышения быстродействия в предлагаемый преобразователь включены делифратор, дополнительный триггер ц дополнительная схема ИЛИ, причем выходы схемы сравнения соединены с единичными входами первого и второго триггеров, своими выходами подключенными к делифратору, первый выход которого соединен с единичным входом дополнительного триггера, второй выход - с первым входом блока вентилей, второй вход которого подключен к выходу первого вентиля, и с первым входом дополнительной схемы ИЛИ, второй вход которой подключен к третьему выходу делифратора, а выход - к первому входураспределителя импульсов, второй вход которого соединен с выходом схемы ИЛИ, второйвход схемы ИЛИ соединен с выходом второговентиля, вторые входы вентилей подключенык выходу дополнительного триггера, третьивходы - к выходу сборки, соединенному также с нулевым входом второго триггера и второй линией задержки, выход которой подклю 10 чец к нулевому входу дополнительного триггера, а выход первой линии задержки соединен с входом делифратора.На фиг. 1 приведена функциональная схемаописываемого преобразователя; ца фиг. 2 15 функциональная схема блока вентилей; нафиг. 3 - характеристика переходного процессаустановления эталонного напряжения,Преобразователь напряжения в код содержит схему 1 сравнения, первый и второй триг 20 геры 2 и 3, первую и вторую линии 4 и 5 задержки, дешифратор б, дополнительный триггер 7, схему 8 ИЛИ, первый и второй вентили 9 и 10, дополнительную схему 11 ИЛИ,преобразователь кода в напряжение (ПКН)25 12, регистр 13, блок 14 вентилей, сборку 15 праспределитель 16 импульсов,При наличии переходного процесса установления эталонного напряжения Ун вида, приведенного на фиг. 3, в некоторых случаях мож 30 но определить знак разности входного и эта 517999лонного напряжений (У., - Уд), не дожидаясь момента дл конца такта уравновешивания Е-ого разряда, когда выполняется условие:Жд, - 41, ) ,где Лооп - допустимая ошибка преобразования.Так, если У Удл, то знак разности (У. -- Удл) положителен; если УУдл, знак разности отрицателен, Если же величина этой раз ности не превышает максимальных значений амплитуд разнополярных выбросов Удл, величина которых зависит от величины Уд;, то величина разности становится и положительной, и отрицательной в течение такта кодирования. 15Таким образом, если производить сравнение величин У и Уд и фиксировать знаки их разности до момента времени 4 л (момент времени, соответствующий максимальному выбросу в сторону, противоположную изменению Уд,), 20 то можно в момент времени 4; прекратить анализ знака разности (Б - Бдл), если знак не изменился, т. е. сократить длительность такта кодирования, или провести анализ до конца такта (падл) и перейти к анализу (+)- 25 ого разряда, вес которого не меньше значения максимального выброса в сторону, противоположную изменению Удл (величина выбросов может быть определена либо аналитически, либо опытным путем), т. е. сократить число З 0 тактов кодирования.Ба бота преобразователя осуществляется следующим образом.Сигнал с выхода распределителя 16 устанавливает в единицу соответствующий (-ый) раз ряд регистра 13, с выхода ПКН 12 эталонное напряжение Уд; поступает на вход схемы 1 сравнения. Сигнал с выхода распределителя через сборку 15 устанавливает триггеры 2 и 3 в нулевое состояние и опрашивает вентили 9 40 и 10. На выходах схемы сравнения в зависимости от соотношения величин Уи Удл появляются сигналы, которые устанавливают в единичное состояние либо триггер 2, либо триггер 3. Спустя время (1 ы - 1 нл) сигнал с вы хода линии 4 задержки опрашивает дешифратор 6, выходные сигналы которого определяются знаком разности (У;с - Удл) за время (ы - 1 нл). Сигнал на первом выходе дешифратора появляется тогда, когда оба триггера 2 и 50 3 находятся в единичном состоянии, Сигнал с первого выхода дешифратора устанавливает триггер 7 в единичное состояние, При этом появляется сигнал на выходе одного из вентилей559 или 10 в зависимости от состояния схемы сравнения, который через схему 11 ИЛИ осуществляет переход к (+1)-ому такту кодирования. Если при этом в -ом разряде устанавливается нуль, то все промежуточные разряды регистра с Г-ого по (+1)-ый через блок 14 устанавливаются в нуль сигналом с вентиля 9 (Ь Удл). В противном сл чае все промежуточные разряды регистра остаются в нулевом положении.Если в единичное состояние переключается лишь один из триггеров 2 или 3, то сигнал появляется соответственно либо на втором, либо на третьем выходе дешифратора. Эти сигналы через схему 8 ИЛИ осуществляют прерывание -ого такта распределителя и переход к (+1)- ому такту, При этом сигналом со второго выхода дешифратора (У.,Удл) через блок 14 осуществляется установ в нуль -ого разряда регистр а.Вход 16 блока вентилей (фиг. 2) подключен к выходу вентиля 9, вход 17 - ко второму выходу дешифратора, Цепи установки разрядов регистра в единичное состояние сигналами с выходов распределителя условно не показаны.Формула изобретенияПреобразователь напряжения в код поразрядного кодирования, содержащий последовательно соединенные распределитель импульсов, блок вентилей, регистр, преобразователь кода в напряжение и схему сравнения, выходы которой подключены к первым входам вентилей, выход первого из которых соединен с первым входом схемы ИЛИ, а также сборку, входы которой соединены с выходами распределителя импульсов, а выход - с входом первой линии задерхкки и нулевым входом первого триггера, второй триггер и вторую линию задержки, отличающийся тем, что, с целью повышения быстродействия, в него включены дешифратор, дополнительный триггер и дополнительная схема ИЛИ, причем выходы схемы сравнения соединены с единичными входами первого и второго триггеров, своими выходами подключеными к дешифратору, первый выход которого соединен с единичным входом дополнительного триггера, второй выход - с первым входом блока вентилей, второй вход которого подключен к выходу первого вентиля, и с первым входом дополнительной схемы ИЛИ, второй вход которой подключен к третьему выходу дешифратора, а выход - к первому входу распределителя идлпульсов, второй вход которого соединен с выходом схемы ИЛИ, второй вход схемы ИЛИ соединен с выходом второго вентиля, вторыс входы вентилей подключены к выходу дополнительного триггера, третьи входы - к выходу сборки, соединенному также с нулевым входом второго триггера и второй линией задержки, выход которой подключен к нулевому входу дополнительного триггера, а выход первой линии задержки сое 1 лнен с входом дешифратора.