Многоканальный цифро-аналоговый преобразователь

(51) .51. К,Гасударственный комите Совета Министров СССР 53) УДК 681 325(088.8 ро делам изобретен2 А, Бабанов, А, И, Вои)еле Изооретение относится к технике прсоораования цифровых дацных в ацалоговыс си. алы. Известен мцогокацальныи цифроапалоговый преобразователь (ЦАП), содержаПий Олок ) пРав.сни 51 и Записи ЕО;1013 и г-Р 23 РЯдН Ы С Р С И С Т Р Ь 13 Ы Х ОД Н Ь 1 Х К с Ц 2,О 3, 13 и П О Л Ц С Ц- цых ца рсзистивцых симметричных матрицахПРсВ.51 С.Ь 1)И КГ 11 ОЧ 21 И И СМ)1)1 ИРМОЦХ 1311- ходцых усилителях, блок проверки достовср- О НОСТИ 32 ПИСИ КОД 2 И ОЛОК ООЦ 2 РМЖСНИЯ ЛОЖ- ной ицформации.Однако извсстое устройство це рсагирусг ца мсдленныс измсцсция или постсисцныс огказы, Например, врсмсццой и тсмцсратурцый дрейф в прецизиоцных ключах и рсзистивцых матрицах, приВОд 5 ипи к потср 51) тоПОсти и ДОСТОВСрцОСТИ Преоорс 13032 НИя В Ц.-Г 1.С целью повышения достовсрцости вы;12- Вае)ЫХ Сцгца;ОВ В ПредлатсС)Ы 1 Иреоор 230- ватсль введены триггер псрсклн)чсция кодо:в регистрах, подсосдицсццый счстцым входом К В 11 ХОД ОЛОКсПРЯВЛСИИ 51 И В ЕаЖДОМ ВЫХОДНОКаис 1,С Два И Ц ГИР ЮШИХ Е,1012, ив- ходами подключсццыс к обцсй шицс, вход пср- ВОГО из коОРВх сосДиисц с 3 ы:;ОДО)1 стаРП 10 ГО РВЗР 51 Д 2 РСЗИСИВПОй .12 ТРИЦЫ, 2 ВХОД ВТОРО ГО -- со ВтоРы) 3 ходом см1 П 1), ницсГО мс:1- .1 ТСГ 5 И ВЬ 1 ХО;10) )ГадиСГО Р 23 Р 5 Дс РС:3 ИС-гВцой матрицы, управляющий Вход ключа лг-го разряда которой сосд Нсц через схем 111 И и две схемы 11 с выходами ггг-го и (гг - 1 - т)-го разрядов регистра. Вторыс входы первой и второй схем И сосдицепы соот СТСТ 13 СИЦО С МПР 213 Л 5110 ИИМ:1 ВХОДс)1 И ПС 1)ВОГО и В 1 Оро 0 и 3 ц 11)3 ницих е(1 Ои и с сдици 1. цым и цмлсвь) выходами триггера псрсклю- ;СИПЯ КОДОВ.Блок-сыма прсдлагасмого преобразователя привсдсца ца чертеже.Преобразователь работает сгедуОщих обР с 30)1.Е 12 вход 1 поступает цифровая информация для преобразовация В одном из кацалов 2 в ацалоговыс выходцыс сигналы ца выходе 3. Запись этой ицформации в каналы 2 ос 3 щсствляст блок 1 уцразлсция и запцси кодов в цразрядцыс реги тры 5 выходных каналов 2. Пра 3 игВцость этой записи определяется с помощьн) олока 6 проверки достоверцости запис:1 кода и о.Ока 7 Ооцарксция ложцои инфор.ации. Блок г сг 513 сц со Всеми 13 ыходными КсцаЛВМИ И В ЦСМ ПОСЛСДОВатСЛЬЦО ДЛЯ ЦИХ по сигцалам от блока 4 определяется наличие 1 Змсцсция )ыходцого сигпала, характеризую- исс цс:Правцост: В схем(В 1 аждо); каца,с и)естся рею:стивиая си)1- )1 стр;1.251 .21,)и.1; 8 с мп) ав 15 Оии.и егпО 2. ми,), сосдшсццыми через схемы 1 ПИ 1 О и схемы 11 11: 12 с выходами разрядов рсгцстра 5. Выходы матрицы 8 подключены к суммирющему усилите;по 13, выход которого слукит выходом канала. Подкл 5 очение одного или другого выхода матрицы 8 к усилителю 13 Осмществл 51 етс 5 с помощью шмнтц 1)мющцх ключей 14 и 15. Это переключение выполняется по сигналам от триггера 16 переклочени 51 кода г регистрах, который по счетному входу соединен с блоком 4, и каждый цикл после проверки блоком 7 всех выходных сигналов меняет свое состояние. Триггер 16 в первом цикле подключает, во-первых, с помогцью схем 11 код с разрядного регистра 5 к матрице 8, во-вторых, выход старшего разряда матрицы 8 ко входу усилителя 13, и, в-третьих, отсосдцняет второй выход матрицы 8 от усилителя 13 и подсоединяет его к общей ш 5 ше, обеспечивая лицецпое преобразование кода с помощью матрицы 8. Во втором цикле триггер 16 через схемы 12 подключает к матрице 8 код, у которого разряды изменились с и-го на (г+1- т), т с. изменились симметрично относительно цх раздела пополам (п - четное число) - старший разряд стал младшим, младший- старшим и т. д. Одновременно с этим ключ 15 открывается, ключ 14 запирается, обеспечивая работу матрицы 8 по второму выходу ц его подкл 5 очение к усилителю 13.При полной исправности схемы и отсутстшш ухода точности в аналоговых элемснтах матрицы 8 и ключа 9 выходные напряжения в первом и втором циклах работы триггера 16 оста,отся неизменнымц. В противном случае блок 7 определяет ложный выходной сигнал,по которому блок 4 вырабатывает сигнал неисправности 17 одного из каналов.Формула изобретенияМногоканальный цифроаналоговый преобразователь, содержащий блок управления и записи кодов в и-разрядные регистры выход цых каналов, выполненных на резистивныхсимметричных матрицах с управляемыми ключами и суммирующих выходных усилителях, блок проверки достоверности записи кода и блок обнаружения ложной информации, от личающцйся тем, что, с целью повышения достоверности выдаваемых сигналов, он содсрж 5 П триггер переключения кодов в регистрах, подсоединенный счетным входом к выходу олока 5 правлени 55, и в каждом выходном 20 канале два шунтирующих ключа, выходамиподключенных к оощей шцце, вход первого из которых соединен с выходом старшего разряда резистивной матрицы, а вход второго - со ьторым входом суммирующего усилителя и 25 выходом младшего разряда резистивной матрицы, управл 55 ющий вход кл 5 оча т-го разряда которой соединен через схему ИЛИ и две схемы И с выходамц т-го и (и+1 - т)-го разрядов 1)егцстра, причем вторые входы пер вой и второй схем И соединены соответственно с управляющими входами первого и второго шуцтирующих ключей ц с единичным ц нулевым выходамц триггера переключения кодов.Ь;орректор Т. Гревцова Редактор Г. Мозжечкова Типографии, пр. Сапунова, 2аказ 1359/3 Изд ,Го 1375 тираж 1 Оо 9 Подписное Цг 1 ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская иаб., д. 45