Цифровая система для обработки данных

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рд 503245 Сею Соеетсккх Ссц,"лксткческкх Республкк(23) ПриоритетОпубликовано 15,02,7 авета Йкиистров СССРло илам к 1 обретеннй и открытий юллетень(71) Заявите ФРОВАЯ СИСТЕМА ДЛДАННЫХ(5 ВОТ Целью изобретения является увеличен стродействия, упрощение перестройки и шение коэффициента использования об вания системы. В описываемой системе стигается тем, что в нее введены э ИЛИ, однородная оперативная запо щая структура и однородная суммир структура, вход однородной суммир структуры соединен с выходом одно арифметической структурьд, упраил вход - с выходом устройства управлен ход - подключен к первому информац му входу однородной оперативной запо.щей структуры и через элемент ИЛИ входу коммутатора вывода данных, втор формационные входы однородной опера запоминающей структуры и однородной метической структуры подключены к однородной оперативной запоминающей туры, третий информационный вход к соединен с информационным входом си управляющий вход - с выходом устр управления, третий информационный однородной арифметической структуры нен с выходом постоянного запомина устройства.На чертеже предста а схема описываемой системы.Она содержит однородную оперативную запоминающую структуру 1, состоящую из оперативных запоминающих устройств 2 д - 2 д и влен 1) Дополнительное к авт. с 1Изобретение относится к вычислительной технике и может быть использовано для вычислений алгоритмов управления (регулирования) автоматических устройств, например, при автоматизации судовых технических 5 средств.Известны системы, содержащие постоянное запоминающее устройство, коммутатор вывода данных, выход которого подключен к выходу системы, однородную арифметическую 10 структуру, устройство управления, выход которого соединен с управляющими входами однородной арифметической структуры, постоянного запоминающего устройства и коммутатора вывода данных, информационный вход си стемы соединен с первым информационным входом однородной арифметической структуры.Однако известньде системы характеризуются низким быстродействием и малыми функцио нальными возможностями, так как они не позволяют осуществлять параллельное суммирование различных сочетаний составляющих реализуемого алгоритма управления (регулирования) и не имеют способности неограничен ного наращивания числа функциональных и коммутирующих элементов в определенных устройствах системы. Наличие в известных системах блоков оперативной памяти с жесткими связями снижает гибкость перестройки си стемы за счет перераспределения памяти. ие бы- повы- орудоэто долемент минаюующая ующей родной яющий ия, вы- ионно- иинадо - ко ые интивной ариф- выходу струкоторой стемы, ойствавход соеди- ющегокоммутатора 3; однородную арифметическую структуру 4, состоящую из процессоров 5 - 5 и коммутатора 6; однородную суммирующую структуру 7, состоящую из многовходовых сумматоров 8 - 8 и коммутатора 9; элемент ИЛИ 10; постоянное запоминающее устройство 11, состоящее из блоков памяти 12 - 12 в, коммутатор 13 вывода данных; выход 14 системы, устройство 15 управления и информационный вход 16 системы.Информация с объекта управления по каналам входной информации зхоч 16 системы) в цифровом коде поступает через коммутатор 3 э оперативные запоминающие устройства 2, - 2 и через коммутатор 6 - в процессоры 5 - 5, Каждое оперативное запоминающее устройство, входящее в однородную оперативную запоминающую структуру 1, хранит цифровую информацию, необходимую для выработки числового значения алгоритма управления (регулирования). Постоянное запоминающее устройство 11 хранит константы, требуемые для вычисления алгоритмов управления (регулирования). Все математические операции, при помощи, которых формируется алгоритм управления (регулирования), ароизводятся в однородной арифметической структуре 4. Каждый процессор этой структуры настраивается на вычисление определенной составляющей алгоритма управления (регулирования), Окончательное числовое значение вырабатываемого алгоритма управления (регулирования) получается с помощью одного из сумматоров 8 - 8, входящих в однородную суммирующую структуру 7.Процессоры и многовходовые сумматоры могут быть построены с учетом обработки информации последовательным, параллельным или комбинированным способом, Устройство 15 управления осуществляет управление процессом настройки однородных структур 1, 4 и 7 и устройства 11 и координирует работу всех узлов системы при вычислениях алгоритмов управления (регулирования). 10 15 20 25 30 35 40 Принятая организация системы позволяет реализовывать различные по назначению и сложности алгоритмы управления и регулирования при сохранении структуры системы. Формула изобретения Цифровая система для обработки данных, содержащая постоянное запоминающее устройство, коммутатор вывода данных, выход которого подключен к выходу системы, однородную арифметическую структуру, устройство управления, выход которого соединен с управляющими входами однородной арифметической структуры, постоянного запоминающего устройства и коммутатора вывода данных, информационный вход системы соединен с первым информационным входом однородной арифметической структуры, о т л и ч а ющ а я ся тем, что, с целью увеличения быстродействия, упрощения перестройки и повышения коэффициента использования оборудования, в нее введены элемент ИЛИ, однородная оперативная запоминающая структура и однородная суммирующая структура, вход однородной суммирующей структуры соединен с выходом одно дной арифметической структуры, управляющий вход - с выходом устройства управления, выход - подключен к первому информационному входу однородной оперативной запоминающей структуры и через элемент ИЛИ - ко входу коммутатора вывода данных, вторые информационные входы однородной оперативной запоминающей структуры и однородной арифметической структуры подключены к выходу однородной оперативной запоминающей структуры, третий информационный вход которой соединен с информационным входом системы, управляющий вход - с выходом устройства управления, третий информационный вход однородной арифметической структуры соединен с выходом постоянного запоминающего устройства.Составитель А, Жеренов Техред М, Семенов Редактор Л. Тюрина Корректор А. Дзесова Типография, и р. Сапунова, 2 Заказ 703/12 Изд.1098 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5