Десятичный сумматор

О П И С А Н И Е (11) 48639ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советских Социалистических Республик(23) ПриоритетОпубликовано 30,09.75. Бюллетень Ъое 3 Дата опубликования описания 05,01.76 ударственный комитет ета Министров СССР(54) ДЕСЯТИЧНЪй СУММАТО Изобретение относится к области вычислительной техники и может быть использованов узлах обработки информации,:представленной в фазо-импульсной форме,Известен десятичный сумматор, содержащий 5схему управления, первый выход которой соединен со входом источника синхроимпульсов,а второй и третий выходы - соответственнос первыми входами первой и второй группсхем совпадения. Вторые входы этих схем сов Опадения подключены соответственно к шинампервого и второго слагаемых, выходы каждойпары схем совпадения из первой и второйгруппы - к входам собирательных схем первой группы, выходы которых связаны с первыми входами схем преобразования фазо-импульсного кода в число-импульсный код. Вторые и третьи входы последних соединены соответственно с первым и вторым выходамиисточника синхроимпульсов, а выходы - с 20первыми входами собирательных схем всехразрядов, кроме младшего, и с первым и вторым входами собирательной схемы младшегоразряда второй грунины собирательных схем,выходы которых связаны с входами пересчетных триггерных декад. Выходы последнихподключены соответственно к едаиничным входам триггеров фиксации переноса, Кроме того, известный десятичный сумматор содержитгенератор фазовых констант. 30 Однако известные схемы имеют малое быстродействие и, кроме того, не позволяют производить параллельное сложение многоразрядных чисел,В предложенном устройстве, с целью увеличения оыстродействия, единичные выходы триггеров фиксации переноса соединены с первыми входами дополнительных схем совпадения, вторыс входы которых подключены к соответствующим выходам генератора фазовых констант, третьи входы - к дополнительному выходу схемы управления, а выходы дополнительных схем совпадения в каждом разряде подсоединены к нулевым входам соответствующих триггеров фиксации переноса и к вторым входам соответствующих собирательных схем второй группы последующих разрядов, кроме старшего разряда.На чертеже представлена функциональная схема устройства.Устройство включает в себя схем 1 управления, выход 2 которой соединен с источником 3 синхроимпульсов, а выходы 4 и 5 схемы управления - с,первыми входами первой 6 и второй 7 групп схем совпадения. Вторые входы этих схем совпадения связаны с шинами 8 и 9 первого и второго слагаемых, выходы каждой пары схем совпадения из первой и второй групп - с входами собирательных схем 10 первой группы, выходы которых соег О 5 20 25 30 35 -0 45 50 55 60 65 динены с первыми входамп схем 11 преобразования фазо-импульсного кода в число-импульсный. Вторые и трстьи входы схем 11 преобразования подключены к выходам 12 и 13 источника сипхроимпульсов, а выходы этих схем - к первым входам собирательных схем 14 всех разрядов, кроме младшего, и к первому и второму входам схсьы 14 младшего разряда второй группы собирательпых схем, выходы которых соединены с входами соответствующих пересчетных Триггерных декад 15. Выходы 1 б триггсрпых декад подсоединены к единичным входам триггеров 7 риксации силалов переноса, единичные выходы триггеров 17, а также выходы генератора 18 фазовых констант - к входам схем 19 совпадения, третьи входы которых связаны с выходом 20 схемы управления, Выходы схем совпадения соединены с нулевыь входами соответствуощих триггеров и с вторыми входами соответствующих собирательных схем последующих разрядов.Цикл работы предлагаемого сумматора включает три такта, рашые, например, периоду следования опорных фазовьх сигналов. В течение первого из пих на выходе 4 схемы 1 управления па схемы б совпадения подастся разрешающий потенциал, в результате фазоимпульсные сигналы первого слагаемого с шип 8 через собирательные схемы 10 поступают на входы схем 11 преобразования фазо-импульсного кода в число-импульсньй. С выхода 12 источника синхроимпульсов поступают тактовые сипхроимпульсы, а с выхода 13 сигналы с частотой, в десять раз меньшей, совпадают во времени с опорной фазовой последовательностью. На выходе схем 11 преобразования формируются пачки импульсов, число которых соответствует значениям разрядов первого слагаемого, Эти пачки через собирательные схемы 14 поаотея па входы пересчетных триггеров декад 15 и подсчитываются последними,В течение второго такта разрсшаОщий потенциал формируется па выходе 5 схемы 1 управления, в результате на входы преооразователей через схемы 10 и 7 поступают сигналы с шин 9 второго слагаемого, а па входы пересчетных триггерпых декад 15 - соответствующие разрядам второго слагаемого пачки импульсов,При суммировании двух чисел па выходах каждой из пересчетных триггерных декад 15 может быть сформирован только один импульс переноса, совпадающий с десятым сигналом во входных пачтхах, Указанный сигнал устанавливает соответствующий триггер 17 в единичное состояние.После снятия разрешающего потенциала с выхода 5 схемы 1 управления, с выхода 20 последней разрешающий потенциал поступает на входы схем 19 совпадепия. Поскольку с выхода триггера 17 фиксации переноса подается разрешающий потенциал (есть единица переноса), то импульс, совпадающий с сигпалом Ва Выходе генератора констант, проходит па ВыхОд схемы 19, ВОЗВраЦаст В н лсзОс СО ст 05 пие триггер 1 и постае на вход псресчетных триггерных декад 15 старшего разряда через собиратсльнуо схему 14.Если при суммировании в младшем разряде сумматора оказывается единица переноса, а в остальных разрядах - девятки, то прп аоявлении разрешающего потенциала на выходе 20 схемы управления сигнал с выхода схемы 19 совпадения первого разряда переключает декаду 15 старшего. разряда в нулевое состояние. Сигнал переноса при этом формируется па выходе второй перссчетной триггерной декады и переключает соответствующий триггер 17 в единичное состояние. С приходом следуощей фазовой константы сигнал с выхода схемы 19 второго разряда возвращает триггер в исходное состояние и,поступает на вход следующего разряда.Как видно, поступление счетных импульсов и единиц переноса строго разделено во времени, Это исключает ошибки при параллельном сложении и обеспечивает высокое быстродействие схемы, определяемое максимальной частотой следования синхронизирующих и опорных фазовых сигналов. Предмет изобретения Десятичный сумматор, содержащий схему управления, первый выход которой соединен с входом источника синхроимпульсов, а второй и третий выходы - соответственно с первыми входами первой и второй групп схем совпадения, вторые входы которых подключены соответственно к шинам первого и второго слагасхьх, приче. выходы каждой пары схем совпадения из первой и второй группы соединены - с входами собирательных схем первой группы, выходы которых связаны с первыми входами схем преобразования фазо-импульсного кода в число-импульсный код, вторые и третьи входы которых соединены соответствеппо с первым и вторым выходами источника синхроимпульсов, а выходы - с первыми входами собирательных схем всех разрядов, кроме младшего, и с первым и вторым входами собирательной схемы младшего разряда второй группы собирательных схем, выходы которых соединены с входами пересчетных триггерных декад, выходы которых подключены соответственно к единичным входам триггеров фиксации переноса, и генератор фазовых констант, о т л и ч а о щ и й ся тем, что, с целью увеличения быстродействия, единичные выходы триггеров фиксации переноса соединены с первыми входами дополнительных схем совпадения, вторые входы которых подклОчепы к соответствующим выходам генератора фазовых констант, третьи входы - к дополнительному выходу схемы управления, а выходы дополнительных схем совпадения в каждом разряде подключены к нулевым вхо486319 собирательных схем второй группы последующих разрядов, кроме старшего разряда; Составитель Н. Милославская Редактор И. Грузова Техред М. Семенов Корректор Н. АукЗаказ 3208/б Изд.1832 ЦНИИПИ Государственного комитета по делам изобретений и Москва, Ж, РаушскаяТипография, пр. Сапунова, 2 дам соответствующих триггеров фиксации переноса и к вторым входам соответствующих Тираж 679 ПодписноеСовета Министров СССРоткрытийнаб., д. 4,5