Цифровое фазозадающее устройство

СПИИЗОБРЕТЕНИЯ46486 Союз Советских Социалистическис Республик(22) Заявлено 27,06,73 (21) 1941761/18-1с присоединением заявки Уев М, Кл, С 01 г 25/00 Тосударственный ком 2) Приоритет - убликовано 25.03.75. Бюллетень Мо 11ата опубликования описания 29.08.75 вета Министров СССР1) Заявитель ститут физик РОВОЕ фАЗОЗАДАЮЩЕЕ УСТРОЙСТВОоефратор четного и,овая ламель вт четного,платы соединена с пе ратора, а последующие выходом дсвыходамп с72+ 3 ли вым-го до2 ля етног хема описыИзобретение относится к фазоизмерительной технике и предназначено для получения двух напрякений с точно заданным фазовым соотношением, не изменяющимся при тзмененпи амплитуды одного из нпх.Известны цифровые устройства для воспроизведения фазовых сдвигов, содержащие задающий генератор, выход которого связан с дешифратором, два выходных триггера с фильтрами, управляющий триггер и схемы совпадения, причем два первых входа двух первых схем совпадения соединены с первым ,выходом дешифратора (для опорного канала), а первые входы двух последующих схем совпадения - с люоым из выходов дешифратора15 через переключатель (для фазопеременного канала), вторые входы всех схем совпадения через ЛРтио задержки соединены с оощиы для всех схем совпадения,выходом задающего генератора, а третьи входы схем совпадения - с выходом управляющего триггера,При изменении амплитуды одного из выходньх напряжений с помощью выходного аттегпоатора фязовое соотношение не остается 25 по тониным пз-за наличия амплитудно-фазовой погрешности аттенюаторов,Предлагаемое устройство снабжено дополнительным переключателем, ламели первой платы которого подсоединены к выходам де ) для а нечетного, движки плат подсоед,нены на первые входы схем совпадения канала ре. гулровкп амплитуды, и с управляющим триггером, своим входом соединеннымОгг, - 1 2+1 -ным для и четного илп с - для2п нечетного выходамп дешифратора, а выходами - со вторыми входами схем совпадения канала регулировки амплитуды.Это позволяет устранить фазовую погрешность при регулировке амплитуды на выходе одного из каналов.На чертеже показана блок-сваемого устройства.Устройство состоят из кварцевого генератора 1, пересчетной схемы 2, управляющего триггера 8 фазопеременного канала, линии задержки 4, дешифратора 5, схем совпадения 6 - 9, выходных триггеров 10 и 11, выходных фильтров 12 и 13, переключателя 14 для нзменения амплитуды, переключателя 15 для изменения фазы ц управляющего триггера 1 б канала регулировки амплитуды.С выхода кварцевого генератора 1 сигнал поступает на вход пересчетной схемы 2, выходы которой связаны со входом дешифратора 5. Выходы лешифратора соединены с ламелямц переключателей 14 ц 15, кроме того.выход первого разряда дешцфратора соединен с управляющцм триггером 3, а выходс и- +1 разряда дешифратора для и четногоа+1или) разряда для гг нечетного сое 2 )лцняется со входом управляющего триггера 15, которьш синхронизируется сигналом с выхода триггера г. Это обеспечивает устойчивую работу упрявляющих триггеров со слвцТ п, Т гом на --- +1 для гг четного илц) лля и нечетного.25Движок первой платы переключателя 14, лямелц которой подсоединены к выходам леашифратора с первого до - для гг четного или2и - 1для п нечетного, соединен со входомсхемы совпадения б. Движок второй платы переключателя 14, первая ламель которой соединена с первым выходом дешифратора, а пои следующие - с выходами с и-го до - +22а+3для и четного или лля г нечетного,2 ) 40 подсоединены ко входу схемы совладения 7. На вторые входы схем совцален;:й б и 7 подаются,импульсы с линии задержки 4, ня,их третьи входы поступают сигналы с выходов управляющего триггера 1 б.На входы схем совпадения 8 и 9 поступают сигналы с выходов управляющего триггера 3, с движка переключателя 15, положен: е которого соответствует некоторому состоянию пересчетной схемы, и сигнал с линии задержки 4.Предмет изобретенияЦифровое фазозадающее устройство, содержащее задающий генератор, пересчетчую схему, дешифратор, управляющий триггер, схемы совпадения, выходные триггеры, фильтры .и переключатсль, отличагощееся тем, что, с целью расширения функциональных возможностей, в частности регулировки амплитуды без фазовой погрешности, оно снабжено дополнительным переключателем, ламслц первой платы которого подсоединены к выходамадешцфрятора с первого до - для гг четного2(а - 1или- ) для п нечетного, первая ламель2 )второй платы соединена с первым выходом дешифратора, а последующие - : выходамиа и+3 с и-го до - +2) для и четного, или2 )2 для гг нечетного, движки плат которого подсоединены на первые входы схем совпалец: я канала регулировки амплиту 1 лы, и с управляющим триггером, своим входом соединенаи+1 ным с - +1) -ным лля и четного цли с2 ) "2 для и нечетного выхоламц дешифраторя, а выходами - со вторыми входамц схем созна дения канала регулировки амплчтуды.464861 Составитель А, СтаростинаТехред О, Гуменюк Корректор И. Симкинэ Редактор Т. фадеева Тип. Харьк. фил. пред. сПатеит Заказ 553/1094 Изд.615 Тираж 902 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 7 К, Раушская наб., д. 4/5