Преобразователь амплитуды переменного напряжения в цифровой код

27077 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства42 птз, 5/00 аявлено 29 Л 11.1967 ( 1144469/26-24)присоединением заявкиМПК б 06 ПриоритетОпубликовано 26 17.19 Комитет и изобретений при Совете СССелам открыти пиетров ДК 681.34:681.325- -503.53 (088.8) летень1 Дата опубликования описания 2 б.И 1.19 Авторизобретения А. Е. Пилипчук иевский завод электронных вычислительных и управляющих машинЗаявитсл ОБРАЗОВАТЕЛЬ АМПЛИТУДЫ ПЕРЕМЕННО НАПРЯЖЕНИЯ В ЦИФРОВОЙ КОД.,ам И,Известны преобразователи амплитуды пере менного напряжения в цифровой код, содег жащие блок сравнения и управления, соед пенный со счетчиком, выход которого вентили записи связан с регистром, схе равнозначности, подключенную к вы счетчика и регистра, триггеры, схемы ИЛИ и линии задержки.Предложенное устройство отличается тем, что в нем выход схемы равнозначности соединен с единичным входом первого триггера, единичный выход последнего подключен к одному входу первой схемы И, второй вход которой соединен с выходом блока сравнения и управления, а выход - с запрещающими входами вентилей записи, Один вход второй схемы И через линию задержки соединен с выходом блока сравнения и управления, с нулевым входом первого триггера и одним входом первой схемы ИЛИ, второй вход последней связан со входом запуска и единичным входом второго триггера, а выход соединен со счетчиком. Нулевой вход второго триггера связан со входом сброса, а выход - с другим входом второй схемы И, выход которой через вторую схему ИЛИ и линию задержки связан со входом блока сравнения и управления, а другой вход второй схемы ИЛИ соединен со входом запуска преобразователя. Это позволяет повысить быстродействие иточность устройства.Блок-схема преобразователя приведена начертеже,5 Преобразователь содержит блок 1 сравнения и управления, счетчик 2, схему равнозначности 3, вентили записи 4, регистр б, триггеры б и 7, схемы ИЛИ 8 и 9, линии задержки 10 и 11, схемы И 12 и 13.10 Переменное напряжение, амплитуду которого необходимо преобразовать в цифровой код,подается на вход И блока сравнения и управления, число-импульсный код с которого,пропорциональный мгновенному значению пе 15 ременного напряжения, поступает на счетчик2. Выходы триггеров счетчика соединены совходами схемы равнозначности 3 и входамивентилей записи 4. Выходы вентилей соединены с регистром б, а выходы последнего - со20 схемой равнозначности 3.Единичный вход триггера б подключен квыходу схемы равнозначности 3, а нулевойсоединен со схемой ИЛИ 8, линией задержки 10 и схемой И 12. Выход схемы И 1225 подключен ко входу схемы ИЛИ 9, а выходпоследней - ко входу линии задержки 11,Выход линии задержки 11 соединен со входом блока 1 сравнения и управления, а еговыход, на котором возникает импульс конца30 преобразования, соединен со схемой И 1310 15 20 25 30 40 45 50 55 60 б 5 3и линией задержки 10. Второй вход схемыИ 13 соединен с единичным выходом триггера б, а ее выход - со входом вентилей записи 4,Единичный выход триггера 7 соединен совторым входом схемы И 12.Вход пуск, через который подается импульс начала измерений, соединен с нулевыми входами триггеров регистра б, входомсхемы ИЛИ 8, входом схемы ИЛИ 9 иединичным входом триггера 7. Выход схемыИЛИ 8 соединен с нулевыми входамитриггеров счетчика 2.Вход стоп, через который подается импульс окончания преобразования, соединен снулевым входом триггера 7.Работает преобразователь следующим образом.Импульс начала преобразования устанавливает в 0 триггеры счетчика 2 и регистра Би в 1 триггер 7, а затем, задержанный ли.нией задержки 11 на время, необходимое дляустановки в О триггеров счетчика 2 и регистра б, запускает блок 1 сравнения и управления. После установки в 0 триггеров счетчика 2 и регистра б срабатывает схема равнозначности 3, устанавливающая триггер б в1. По окончании первого измерения выработанный блоком 1 импульс конца преобразования проходит через схему И 13, поскольку на ее втором входе имеется разрешающийпотенциал с единичного выхода триггера б,и перезаписывает цифровой код, имеющийсяна счетчике 2, через вентили записи 4 на регистр б, 3Тот же импульс конца преобразования, задержанный линией задержки 10 на время,необходимое для перезаписи цифрового кодасо счетчика 2 на регистр б, устанавливает в0 триггер б, Пройдя через схему ИЛИ 8,этот импульс устанавливает в 0 триггерысчетчика 2, а также, пройдя через схему И12, поскольку на ее втором входе имеетсяразрешающий потенциал с единичного выхода триггера 7, через схему ИЛИ 9 и линию задержки 11, снова запускает преобразователь.За время от первого до второго запуска напряжение на входе преобразователя изменяется на определенную величину. Если оно повышается, цифровой код, полученный в результа ге второго измерения, оказывается большекода, полученного в результате первого измерения. При подсчете счетчиком 2 импульсов,представляющих результат второго измерения, в момент равенства кодов на счетчике 2и регистре 5 (код на счетчике 2, изменяясь отнуля до своего конечного значения, непременно примет значение, равное коду на регистре Б), срабатывает схема равнозначности 3,и триггер б устанавливается в 1. Импульсконца преобразования, выработанный послевторого измерения, проходит через схему И13, поскольку на втором ее входе имеется разрешающий потенциал единичного выхода триггера б, и перезаписывает через вентили записи 4 цифровой код со счетчика 2 на регистр б. Этот же импульс, пройдя линию задержки 10, схему И 12, схему ИЛИ 9 и линию задержки 11, снова запускает преобразователь.Если между первым и вторым запусками напряжение на входе преобразователя уменьшается, естественно, и цифровой код, полученный в результате второго измерения, оказывается меньше кода, полученного в результате первого измерения.В этом случае схема равнозначности 3 не сработает, поскольку за время второго измерения на счетчике 2 не будет кода, равногокоду на регистре б, и триггер б останется в 0, Выработанный импульс конца преобразования не пройдет через схему И 13, так как на ее втором входе появится сигнал запрета с единичного выхода триггера б, ина регистре б сохранится прежний код, Этот же импульс, пройдя линию задержки 10, схему И 12, схему ИЛИ 9 и линию задержки 11, снова запустит преобразователь.Повторные запуски будут продолжаться дотех пор, пока на вход стоп не придет импульс окончания преобразования, который установит триггер 7 в 0. С единичного выхода триггера 7 на схему И 10 поступит по:енциал, запрещающий прохождение импульса конца преобразования на вход запуска преобразователя.Если код, полученный на счетчике 2 в ре. зуды ате очередного измерения, превышает предыдущий, он переписывается в регистр б,если же он оказывается меньше предыдущего, па регистре 5 остается прежний код.Таким образом, на регистре б после преобразования будет максимальный код, полученный при многократном измерении напряженияв различных точках синусоиды за все время преобразования. Время преобразования должно быть не меньше, чем период напряжения, амплитуда которого измеряется, Тогда при достаточно высоком быстродействии преобразователя разница между напряжением, представляемым максимальным полученным цифровым кодом, и амплитудным значением измеряемого напряжения будет достаточно малой.Предмет изобретенияПреобразователь амплитуды переменного напряжения в цифровой код, содержащий блок сравнения и управления, соединенный со счетчиком, выход которого через вентили записи связан с регистром, схему неравнозначпости, подключенную к выходам счетчика и регистра, триггеры, схемы И, ИЛИ и линии задержки, отличающийся тем, что, с целью повышения его быстродействия и точности, в нем выход схемы равнозначности соединен с сдиничным входом первого триггера, единичный ьыход последнего подключен к одному входу первой схемы И, второй вход которой соединен с выходом блока срав;:аказ 1967/9 Тираж 530 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4Типография, пр. Сапунова, 2 нения и управления, а выход - с запрещающими входами вентилей записи, один вход второй схемы И через линию задержки соединен с выходом блока сравнения и управления, с нулевым входом первого триггера и одним входом первой схемы ИЛИ, второй вход последней связан со входом запуска и единичным входом второго триггера, а ее выход соединен со счетчиком, нулевой вход второго триггера связан со входом сброса, а выход - с другим входом второй схемы И, выход которой через вторую схему ИЛИ и 5 линию задержки связан со входом блока сравнения и управления, а другой вход второй схемы ИЛИ соединен со входом запуска преобразователя,