Устройство управления цифровой вычислительной машины

Союз Советских Социалистических Республикщ 455344 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М.Кл. 6 061 9/00 с присоединением заявки Хе -государственный комитет Совета й(инистрае СССР оо делам изобретений и открытий(54) УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЪИзобретение отиостся к области вычислительной техники и может быть использованопри построении цифровых вычислительныхмашин.Известны устройства управления, содержащие блок буферной памяти команд, блокуправления обработкой, адресный выход и выход запроса которого соединены с соответствующими выходами устройства, блок адресации команд, управляющий вход и выход которого подключены к первому управляющемувыходу и входу блока управления обработкои,блок поиска операндов, первый управля 1 ощиивход и выход которого связаны с вторымуправляющим выходом и входом блока управлеиия обработкой, а второй управляющий входи выход - с первым управляющим входом и вьходом устройства, блок анализа и модификации команд, первый управляющий вход ивыход которого соединены с третьим управляющим входом и выходом блока управленияобработкой, адресный выход связан с адресным входом блока поиска операндов, а второйуправляющий выход - с третьим управляющим входом блока поиска операндов и вторым 25управляющим выходом устройства.Цель изобретения - повышение быстродействия устройства,Это достигается тем, что устройство содер;кит блок адресации результатов, адресный 30 вход которого соединен с выходом блока адресации команд, а три управляющих входа подключены соответственно к второму управлявшему выходу блока анализа и модификации команд, первому управляющему входу устройства и второму управляющему выходу блока поиска операндов, элемент ИЛИ, выход которого соединен с входом блока буферной памяти команд, первый и второй элементы И, первые входы которых связаны соответственно с четвертым и пятым управляющими выходами блока управления обработкой, вторые входы - с первым выходом блока адресации результата и выходом блока адресации команд, третьи входы - с первым и вторым информационными входами устройства, а выходы подключены к входам элемента ИЛИ, третий и четвертый элементы И, первые входы которых соединены с выходом блока буферной памяти команд, вторые входы - с шестым и седьмым управляющими выходами блока управления обработкой, третьи входы - с выходом блока адресации команд и вторым выходом блока адресации результата, а выходы подключены соответственно к информационному входу блока анализа и модификации команд и информационному выходу устрэйства. На чертеже представлена схема предлагаемого устройства.Оцо содержит блок 1 адресации результатов, блок 2 буферной памяти команд, олок д адресации команд, блок 4 анализа и модификации команд, блок 5 поиска операндов, блок б управления обработкой, элементы И 7 - 10, элемент ИЛИ 11.Устройство работает следующим образом.Команды, считанные из памяти машины, подаются на информационный вход 12 и через элемент И 7 - в блок 2 буферной памяти команд в соответствии с адресами, поступающими из блока 3 адресации команд. Команды из блока буферной памяти команд передаются в блок 4 анализа н модификации команд. Этот блок осуществляет обработку команды, определяет исполнительный блок (ца чертеже це показан), которому надлежит выполнить команду, формирует ца выходе 13 сигнал обращения к этому исполнительному блоку и блоку 5 поиска операндов. После завершения нли прекращения обработки команды блок анализа и модификации команд посылает в блок б управления обработкой сигнал управления, ниформнрующии последнии о возмо:кности начать обработку следующей команды или продолжить обработку одной из предыдущих. Выборка и обработка следующей команды возможна при получении из блока 3 адресации команд признака о наличии свободны; ячеек в блоке 2 буферной памяти команд.Блок адресации результата устацавливаег соответствие адреса команды в блоке буфер 1 юй памяти команд номеру исполнительного блока, к которому произошло обращение. Этот адрес рацится в блоке 1 адресации результата до появления и использования результата обрабатываемой команды.При поступлении на вход 14 сигнала готовности результата блок 1 формирует разрешение, а блок 6 - сигнал записи результата выполненной команды, Результат записывается ца место команды, при выполнении которой оц сформировался.Поиск операнда в блоке буферной памяти команд осуществляется блоком 5, который формирует адрес исполнительного блока. По этому адресу операнд передается из блока буферной памяти команд в соответствующий исполнительный блок.Таким образом, от начала выполнения -й команды до момента использования результата этой команды в качестве операнда в 1-й команде блок адресации результатов устанавливает адресное соответствие между ячейкой в блоке буферной памяти команд исполнительным блоком, в котором выполняется -я команда, и исполнительным блоком, в котором цс 5 10 15 20 25 30 з 5 40 45 50 55 пользуется результат этой команды как оие.раид для 1-й команды.Предмет изобретения Устройство управления цифровой вычислительной машины, содержащее блок буферной памяти команд, блок управления обработкой, адресный выход и выход запроса которого соединены с соответствующими выходами усгройства, блок адресации команд, управляющий вход и выход которого соединены с первым управляющим выходом и входом блока управления обработкой, блок поиска операц. дов, первый управляющий вход и выход кото. рого соединены с вторым управляющим выходом и входом блока управления обработкой, а второй управляющии вход и выход соединены с первым управляющим входом и выходом устройства, блок анализа и модификация команд, первый управляющий вход и выход ко. торого соединены с третьим управляющим входом и выходом блока управления обработкой, адресный выход соединен с адресным вхэ. дом блока поиска операндов, а второй управ. ляющий выход - с третьим управляющим входом блока поиска операндов и вторым управляющим выходом устройства, отлачаоагеееч тем, что, с целью увеличения быстродействия, оцо содержит блок адресации результатов, адресный вход которого соединен с выходом блока адресации команд, а трц управляющих входа подключены соответственно к второ;ю управляющему выходу блока анализа и модификации команд, первому управляющему входу устройства и второму управляющему вьходу блока поиска операндов, элемент ИЛИ, выход которого соединен с входом блока буферной памяти команд, первый и второй элементы И, первые входы которых соединень, соответственно с четвертым и пятым управляющими выходами блока управления обработкой, вторые входы - с первым выходом блока адресации результата и выходом блока адресации команд, третьи входы - с первым и вторьм информационными входами устройства, а выходы подключены к входам элемента ИЛИ, третий и четвертый элементы И, первые входы которых соединены с выходом блока буферной памяти команд, вторые входы - с шестым и седьмым управляющими выходами блока управления обработкой, третьи входы - с выходом блока адресации команд и вторым выходом блока адресации результата, а выходы подключены соответственно к информационному входу блока анализа и модификациикоманд и к пнформаццонному выходу устройства.455344 Составитель В. ЛысиковТскрсд Г. Васильева Редактор И. Грузова Корре ссор Е, Кашина Заказ 120 Изд. М 1967 Тираж 624 Поди;снос ЦНИИПИ Государственного ком;тета Совета Министров СССР по делам изобретений и открытий 5 Чосква, Ж-З 5, Раушская иао., д. 4/6