Цифровой генератор функций

Номер патента: 911613

Опубликовано: 07.03.1982

Авторы: Данилин, Пашкова, Попель, Хомутов

МПК: G11C 29/00, G11C 7/00

Метки: блоков, записи, памяти, постоянной, программируемых

...дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для...

Номер патента: 668008

Опубликовано: 15.06.1979

Авторы: Добролюбов, Доморацкий, Корепанов, Футорянская

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...соответствующее начальному коду адреса, затем процесс многократно повцией контрольных разрядов числа перфокарты блоком 9 сравнения. При наличии ошибок пробивки или ввода эталонной информации блок 9 сравнения выдает импульс останова, при этом блок 14 индикации высвечивает неисправное число и код его адреса, а также указывает, что ошибка произошла при контроле эталонной информа.- ции, При отсутствии ошибок по установленному на регистре 5 адреса коду адреса из блока 1 управления через дешифратор 2 и формирователи 3 поступают импульсы опроса на блок 10 постоянной памяти. Считанная информация поступает на усилители 11 воспроизведения, а затем по единичным входам записывается на предваритель. но обнуленный регистр 6, после чего по сигналу с...

Номер патента: 875472

Опубликовано: 23.10.1981

Автор: Комаров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...выходом 14устройстваЭлемент 8-2 И-ИЛИ 7 имеетвыход, являющийся выходом 15 устрой- ЗОства. Выход элемента ИЛИ 8 подключенко входу 16 счетчика 9,Устройство работает следующим образомПри составлении микропрограмм, хра нимых в блоке 3 постоянной памяти,выделяют две наиболее часто повторяющиеся или наиболее важные комбинации,в микропрограмме и производят кодирование контрольных разрядов блока 3 40постоянной памяти. Если обозначитьединичное состояние дешифраторов 4 и5, выделяющих первую и вторую кодовыекомбинации микропрограмм, соответственно через 6 и Н, то в контрольныеразряды блока 3 заносится последовательность из двух "1" (1,1) всякийраэ, когда на выходе дешифратора 4появляется сигнал 6 , последовательность из двух "О" (О,О) ,...

Номер патента: 960960

Опубликовано: 23.09.1982

Авторы: Бецков, Бороденко, Выпирайло, Пономаренко, Пшеничный, Стеценко, Черныш

МПК: G11C 29/00

Метки: блоков, многоканальное, оперативной, памяти

...выходах схем 11 и 12сравнения сигнал появляется при несовпадении записываемой и считаннойинформации относительно столбца (одного адреса) блоков 7 и 8, а на втоТехнико-экономическое преимущество предложенного устройства заключается в его более высокой, по сравнению с известным, надежности, а также в возможности одновременного контроля нескольких блоков оперативной памяти1 формула изобретения рых выходах - сигнал появляется при несовпадении записываемой и считанной информации относительно соответствующего цикла контроля.Сигналы с первых выходов схем 11 и 12 сравнения поступают на вторые 5 входы коммутаторов 15 и 16, с выхода которых в накопитель 36 передается адрес (номер столбца) блоков 7 и 8Сигналы со вторых выходов схем 11 и 12...

Номер патента: 1049983

Опубликовано: 23.10.1983

Авторы: Калиниченко, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...с входом генератора импульсов и вторым входом элемента И, первый вход блока сумматоров соединен с выходом шифратора дополнительных кодов эталонных контрольных сумм введены пер. вый и второй блоки элементов И, первые входы второго блока элементов И подключены к выходу блока сумматоров, вТорые входы соединены с выходом элеменТа И, а выходы соединены с входами блока триггеров и индикации, одни входы первого блока элементов И соединены с выходами счетчика адреса, а другие являются входом устройства, выходы первого блока элементов И соединены с вторыми входами блока сумматоров.Нафиг. 1 представлена схема предлагаемого устройства; на Фиг. 2 закономерность Формирования сигналов на вторых. входах первого блока элементов И для блока постоянной...