Суммо-разностный измеритель временных интервалов микросекундной длительности

1111 443361 Союз Советских Сомалистическик Республик(51) М. Кл. б 04 11/О с присоединением заявки Госудврствеииыи комитет Совета Министров СССР по делам изобретенийи открытий(088.8) 15.09.74, Бюллетеньиков ата опубликования описания 09,04.75(54) СУММО-РАЗНОСТНЫЙ ИЗМЕРИТЕЛЬ ВРЕМЕННЫХ ИНТЕРВАЛОВ МИКРОСЕКУНДНОЙ ДЛИТЕЛЬНОСТИИзобретение относится к технике измерения временных интервалов, определяемых электрическими импульсами, и может быть использовано для измерений суммы или разности однократных временных интервалов.5Известны суммо-разно стные измерители временных интервалов микросекундной длительности, содержащие многосекционную линию задержки и схемы И, через которые отводы от секций подключены ко входам ши фратора, кодирующего номера отводов в параллельный двоичный код. Выходы шифратора соединены со схемой ИЛИ и со входами сумматора накопительного типа.Однако в известных устройствах задейство ван вход линии задержки и они позволяют осуществлять измерение только суммы однократных временных интервалов.Кроме того, недостатком таких устройств является их потенциальная возможность вно сить в измерения большие ошибки в тех случаях, когда кодируется сигнал, снимаемый одновременно или повторно с двух соседних отводов линии задержки.С целью повышения точности измерений в 25 предлагаемый измеритель введены последовательно соединенные первая линия задержки, одновибратор и схема запрета НЕТ, вторая линия задержки, схема ИЛИ и рсхем отрицания равнозначности, причем вы 2ход схемы ИЛИ подключен ко входу первой линии задержки, второй вход схемы НЕТ подключен ко входу стоп-импульсов, а выход - ко вторым входам схем И, выходы шифратора через рсхем отрицания равнозначности соединены со входами сумматора, выход многоотводной линии задержки соединен со входом старт-импульсов вычитаем ых интервалов и входом ячейки знака сумматора, выход которой через вторую линию задержки и введенную схему ИЛИ соединен со входом младшего разряда сумматора. Шифратор выполнен по схеме кодирования в отраженный (циклический) код, а многосекционная линия задержки состоит из 2 т - 1 секций.На чертеже приведена блок-схема предлагаемого измерителя.Измеритель имеет четыре входа: вход 1 импульсов начальной установки, вход 2 старт- импульсов суммируемых интервалов, вход 3 старт-импульсов вычитаемых интервалов и вход 4 стоп-импульсов и включает в себя многосекционную линию задержки 5, содержащую 2 Р - 1 секций, 2 Р - 1 схем И 6, шифратор 7 отраженного кода с 2 Р - 1 входами и р-выходами, р - 1 схем 8 отрицания равнозначности, схему ИЛИ 9, р-разрядный сумматор 10 накапливающего типа с выходами 11 и 12 прямого и обратного кода, ячейку знака 13 с выходом импульса переброса из 1 в О и5 10 15 20 25 Зо 35 40 45 50 55 3выходами 15 и 16 импульса переброса из О и 1, линию задержки 17, схему ИЛИ 18, линию задержки 19, одновибратор 20, схему запрета НЕТ 21 и диоды 22 и 23, разделяющие цепи входных импульсов (на чертеже р).Перед началом измерений на вход 1 подается импульс начальной установки, который устанавливает все разряды сумматора 10 в нулевые состояния, Затем на вход 2 подается старт-импульс измеряемого интервала, поступающий на начальный вход многосекционной линии задержки 5 и продвигается по ней.Стоп-импульс измеряемого интервала, поданный на вход 4, через открытую схему запрета НЕТ 21 поступает на все схемы И 6. При совпадении в одной из схем И б стоп-импульса с продвигающимся старт-импульсом прошедший импульс кодируется шифратором 7 в параллельный отраженный код, преобразующийся логическими схемами 8 отрицания равнозначности в двоичный прямой код, который и запоминается в сумматоре 10, Прямой код, снимаемый с выходов 11, определяет величину измеряемого интервала с ,предельной ошибкой, равной +1 дискрету многосекционной линии задержки.Для защиты от повторного совпадения в соседней схеме И 6 проходящего по линии задержки 5 старт-импульса с тем же стоп- импульсом сигналы с выходов,шифратора 7 через схему ИЛИ 18 и линию задержки 19 подаются на одновибратор 20. Импульс одновибратора на время своего существования закрывает схему запрета НЕТ 21, при этом прерывается прохождение через нее стоп-импульса,Для измерения суммы временных интервалов старт- и стоп-импульсы суммируемых интервалов поочередно, подаются на входы 2 и 4 измерителя. С выходов 11 прямого кода сумматора в этом случае снимается код, определяющий сумму измеренных интервалов, В случае переполнения сумматора 10 при суммировании импульс переполнения фиксируется в ячейке знака 13, выполяющей в этом случае роль дополнительного (р+1) -го разряда сумматора. При суммировании интервалов на выходе 15 ячейки знака появляется код 1.Для определения разности двух временных интервалов старт-импульс вычитаемого интервала подается на вход 3 и далее на вход ячейки знака 13 для установки ее в состояние 1, на конечный вход многосекционной линии задержки 5 и на последнюю схемуИ 6.Отраженный код, получаемый на выходе шифратора 7, преобразуется схемами 8 отрицания равнозначности в двоичный обратный код, соответствующий вычитаемому интервалу, суммируется в сумматоре 10 с ранее введенным в него прямым кодом, соответствующим уменьшаемому интервалу, в результате чего в сумматоре 10 получается разность интервалов.Если после суммирования прямого и обратного кодов имеет место переброс ячейки знака 13 из состояния 1 в состояние О, то импульс переброса с выхода 14, через линию задержки 17 и схему ИЛИ 9 вводится в младший разряд сумматора 10 и прибавляется к его коду. Разность интервалов при этом положительна и выражена в прямом двоичном коде, снимаемом с выходов 11 сумматора 10.Если же после суммирования прямого и обратного кодов в ячейке знака на выходе 15 сохранился код 1, то разность интервалов отрицательна и выражена в обратном коде, снимаемом с выходов 12 сумматора. Предмет изобретения 1. Суммо-разностный измеритель временных интервалов микросекундной длительности, содержащий р-разрядный сумматор накапливающего типа с ячейкой знака, много- секционную линию задержки, вход которой соединен со входом старт-импульсов суммируемых интервалов, а отводы от секций через схемы И соединены со входами шифратора, выходы которого подключены ко входам схемы ИЛИ, отличающийся тем, что, с целью повышения точности измерений, в него введены последовательно соединенные первая линия задержки, одновибратор и схема запрета НЕТ, вторая линия задержки, схема ИЛИ и р - 1 схем отрицания равнозначности, причем выход схемы ИЛИ подключен ко входу первой линии задержки, второй вход схемы НЕТ подключен ко входу стоп-импульсов, а выход - ко вторым входам схем И, выходы шифратора через р - 1 схем отрицания равнозначности соединены со входами сумматора, выход многоотводной линии задержки соединен со входом старт-импульсов вычитаемых интервалов и входом ячейки знака сумматора, выход которой через вторую линию задержки и введенную схему ИЛИ соединен со входом младшего разряда сумматора.2. Измеритель по и. 1, отличающийся тем, что шифратор выполнен по схеме кодирования в опраженный (циклический) код, а многосекционная линия задержки состоит из 2 Р - 1 секций,443361 72 77 77 Составитель Г. Калашниковедактор Т Морозова Техред Н. Куклина Корректор А, Васил 2ЦНИИ ка писное в ССС Типография, пр Сапунова Изд.1129 осударственп ого ло делам изо Москва, Ж-Зэ, Тираж 4 о 2комитета Совета Министретеиик и открытийаушская наб., д. 4(5