Псевдослучайный преобразователь

ИАТ 1бнбли П ИСАН И ОБРЕТЕН И ВТОРСКОМУ СВИДЕТЕЛЬСТВ и) 4370 Союз Советски Социалистицески Республик(32) Приоритет 1. Кл, 6 061 1/ асудааственва квинтетСавета Министрав СССРна делам изабретенийи нткрытий(53) УДК 681,3(088.8 бликовано 25.07.74. Бюллетень27 Дата опубликования описания 15.01.7 72) Авторы изобретени ик-Шахназаров, Е, Н. Браго и А, С, Брязгин Московский ордена Трудового Красного Знамени институт ефтехимической и газовой промышленности им, И. М, Губкин(71) Заявитель ЛУЧАЙНЫЙ ПРЕОБРАЗОВАТЕЛЬ 4) ПСЕ точности ществл- есравИзобретение относится к вычислительнои технике и может найти применение при моделировании случайных процессов.Известны устройства, использующие последовательности псевдослучайных чисел в качестве адресов оперативного запоминающего устройства. В этих устройствах используется регистр-преобразователь с сумматорами по модулю 2 в цепи обратной связи, соединенными с некоторыми ячейками регистра, причем выбор этих ячеек определяет вид образующего полинома. Содержимое регистра-преобразователя впоследствии рассматривается как адрес некоторой ячейки памяти путем пересылки этого содержимого со сдвигового регистра на регистр адреса. Сам преобразуемый сигнал записывается на регистр числа и запоминается впоследствии в памяти по адресу, определяемому содержимым регистра адреса.Однако отсутствие возможности регистрировагь количество наложений, т. е. случаев выработки одинаковых адресов разными входными величинами при различных схемах соединений сумматоров по модулю 2 с ячейками регистра преобразователя снижаег его точность.Цель изобретения - повышениеработы преобразователя. Для ее осу ния преобразователь содержит блок пня кодов, входы которого соединены с соответствующими выходами оперативного запоминающего устройства и входного регистра,генератор одиночного импульса, вход которого5 подключен к выходу блока сравнения кодов,счетчик числа наложений, счетный вход которого соединен с выходом генератора одиночного импульса, а сбрасывающий вход - с выходом генератора тактовых импульсов, и блок10 регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.На чертеже приведена блок-схема устройства, Она содержит входной регистр 1, ре 15 гистр-преобразователь 2, блок 3 сравнения кодов, оперативное запоминающее устройство 4,блок 5 сумматоров по модулю 2, генераторб одиночных импульсов, счетчик 7 числа наложений, блок 8 регистрации, коммутатор 9,20 генератор 10 пачки импульсов и генератор 11тактовых импульсов,Выходы входного регистра 1 соединены свходами регистра-преобразователя 2 соответственно. Первая группа выходов регистра 25 преобразователя подключена к первой группевходов коммутатора 9, вторая группа входов которого соединена с соответствующимивыходами сумматора 5 по модулю 2. Вторая группа выходов регистра-преобразовате 30 ля подключена к соответствующим входамоперативного запоминающего устройства 4, выходы которого соединены с первой группой входов блока 3 сравнения кодов, вторая группая входов которой соединена с выходами входного регистра 1 соответственно, Выход блока сравнения кодов 3 подключен к входу генератора 6 одиночного импульса, выход которого соединен со счетным входом счетчика 7 числа наложений, выходы которого соедцнепы с разрядными входами блока рсгистрациц соответственно. Выход генератора 11 тактовых импульсов соединен со сбрасывающим входом счетчика 7 числа наложения, с тактовыми входами входного регистра 1 и коммутатора 9 и с входом генератора 10 пачки импульсов, выход которого подключен к сдвпгающему входу регистра преобразователя 2.Псевдослучайный преобразователь работает следующиобразом.Входные детерминированные сигналы разрядности Л записываются во входной регистр 1, пз которого поступают в регистр-пре образо- ватель 2 разрядности М, и блок 3 сравнения. Передача осуществляется по сигналу с выхода генератора 11 тактовых импульсов, Величина М выбирается в соответствии со следующц" условием У(М(2 Л,Прг-бр-.зованный сигнал из регистра-преобтз .,".я переносится на адресный регистрза "мина.ощего устройства 4.-ся.:.:г .".ре ного регистра декодируется в р: ".п.ре-.цой ячейки, содержимое которой в .-. и .я ца числовой регистр оперативного. - ,очпцющего устройства 4. При неравенстве двух поступающих в блок 3 сигналов снц. аегся сигнал, воздействующий на генератор 6 одиночных импульсов. Состояние счетчпка 7 регистрируется в блоке 8 регистрации.По сигналу с выхода генератора 11 тактовых импульсов входные сигналы, заполненные. во входном регистре 1, переписываются в регистр-преобразователь 2 и блок 3 сравнения кодов. Этим же сигналом осуществляется установка в нуль счетчика 7 числа наложений и запуск генератора 11 пачки импульсов с количеством импульсов в пачке, равном М. Сдвиг содержимого регистра-преобразователя 2 осуществляется в такт каждой элементарцоп посылки из этой пачки, а последним импульсом из пачки преобразованный сигнал переписывается на адресный регистр оперативного запоминающего устройства 4. Содержимое памяти по данному адресу с числового регистра поступает в блок 3 и при неравенстве 5 10 15 20 25 30 35 40 45 50 55 его преобразуемому сигналу вырабатываегся сигнал запуска гечератора 6 одиночных импульсов. Счетчик 7 подсчитывает число поступлений импульсов от генератора 6 и сбрасывается в нуль следующим импульсом от генератора 11 тактовых импульсов, состояние этого счетчика запоминается в блоке регистрации 8. При ка кдом такте сбрасывания генерапгора 11 тактовых импульсов происходит срабатывание коммутатора 9, осуществляющего перекоммутацию соединении блока сумматоров по модулю 2 с ячейками регистра цреобр зователя 2, меняющее вил образующего полинома регистра-преобразователя 2. В процессе работы в блоке 8 регистрации регистрируется количество случаев выработки одинаковых адресов разными входными величинами для различны:; полицомов регистра- преобразователя 2, причем минимальное содержимое блока регистрации является кригерием наилучшего выбора вида образующего полинома для конкретных распределений входных величин. Предмет изобретения Псевдослучайный преобразователь, содержащий коммутатор, входы которого соединены с соответствующими выходами блока сумматоров по модулю 2 и с первой группой выходов регистра-преобразователя, вторая группа выходов которого подключена к соответствующим входам оперативного запоминающего устройства, а входы - к разрядным выходам входного регистра, тактовый вход которого соединен с тактовым входом коммутатора, с выходом генератора тактовых импульсов и со входом генератора пачки импульсов, выход которого подключен к сдвигающему входу регистра-преобразователя, о т л ич а ю щ и й с я тем, что, с целью повышения точности работы преобразователя, он содержит блок сравнения кодов. входы которого соединены с соответствующими выходами оперативного запоминающего устройства и входного регистра, генератор одццочного импульса, вход которого подключен к выходу блока сравнения кодов, счетчик числа наложений, счетный вход которого соединен с выходом генератора одиночного импульса, а сбрасывающий вход - с выходом генератора тактовых импульсов, и блок регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.. Гончар Рсдакт оррсктор В, Брыксин; подписное ипография, пр. Сапунова, 2 аказ 3474/2 Изт Х 89 Тираж 624 ЦНИИПИ Государственного комитета Совета Министров С по делам изобретений и открытий Москва, Ж, Раушская паб., д. 4/5