Запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 427389 Сокзз Советских Социалистицеских Республик(61) Зависимое от авт. свидстельства - (22) Заявлено 19.04.71 (2) 164861118-24 с присоединением заявки-1 с 19 00 асударственныи камитетСавета Министрав СССРпа делам изобретенийи аткрытий 32) Приоритет -публиковано 05.05.74, Бюллетената опубликования описания 2 б 53) 81.327 088.8) 1.74(54) ЗАПОМИН ОЙСТВО У, содержого подклюрегистров,татор, входам блока Известно выходы кото ка основных рядно, комм пены к выход первые выхо схемы ИЛИ щее входн чены ко всоединенны которогосновных р ходному тр, ло- азои регис одам б х пор подсоеегистро егистр в, а иы - к Недостатком извес обходимость последов ранящейся в нем ин ствия циклического дЦелью изобретен и области применения 3 циклического доступа формации. тного ЗУ является неательн ого считывания формации из-за отсутступа к последней. вляется расширение за счет обеспечения раняшейся в нем пнющиис содер мое ЗУ осодержиы которовыходуой шинеы - коному из тличается т суммат о подключ блока осно стройства ,входам п входов вв Описывае тем, что оно второй вход нительному ров и входи выходт известного р, первый ины к дополных регист- соответственрвой схемы денной в усно, а ИЛ Изобретение относится к запоминающим устройствам (ЗУ) и может быть использовано в качестве буферного ЗУ для ЭЦВМ. тройство схемы Запрет, Другой вход последней подсоединен к выходу первой схемыИЛИ н одному входу второй схемы ИЛИ,выход - к другому входу второй схемы5 ИЛИ, к дополнительному входу коммутатора и третьему входу сумматора. Выход второй схемы ИЛИ подключен к четвертомувходу сумматора и дополнительному входу блока основных регистров. Вторые выходы коммутатора подключены ко входам введенногов устройство блока буферных регистров, выходы которого соединены со входами блокаосновных регистров.Функциональная схема предложенного ЗУприведена на чертеже,ЗУ содержит блок основных регистров 1.блок буферных регистров 2, входнои регистр 3, олок сравнения адресов 4, коммутатор 5 и выходной регистр 6.Каждый регистр, явля " я регистромпараллельного действия, жит ячейкууправления перезаписью 7, ячейку маркераналичия слова 8, адресную группу разрядов 9и значащую группу разрядов 10.В состав блока сравнения адресов входятсумматор 11, первая схема 1 ЛЛИ 12, схемаЗапрет 13 и вторая схема ИЛИ 14.Выходы входного регистра 3 подключеныко входам блока основных регистров 1 и кЗО выходам блока буферных регистров 2.10 15 20 25 30 35 40 45 50 55 Первый вход 15 сумматора 11 подсоединен к дополнительному выходу 1 б блока основных регистров 1, второй вход 17 - ко входной шине 18, третий вход 19 - к выходу схемы Запрет 13, одному входу схемы ИЛИ 14 и дополнительному входу 20 коммутатора 5. четвертый вход 21 - к выходу схемы ИЛИ 14 и дополнительному входу 22 блока основных регистров 1. Выходы сумматора 11 подключены ко входам схемы ИЛИ 12 и одному из входов схемы Запрет 13, другой вход которой подсоединен к выходу схемы ИЛИ 12 и другому входу схемы ИЛИ 14. Первые выходы 23 коммутатора 5 подключены к выходному регистру б, вторые выходы 24 - ко входам блока буферных регистров 2.Описанное устройство работает следующим образом.В исходном полоткенил информация в ЗУ отсутствует. Выход основной группы регистров 1 через коммутатор 5 или напрямую подключен ко входу блока буферных регистров 2. Выходной регистр б отключен.Ввод информации осуществляется через входной регистр 3. При этом первое слово, достигнув последнего регистра блока 1, задерживается в нем, так как на ячейку управления перезаписью 7 этого регистра не поступает управляющий сигнал с блока сравнения адресов 4, Одновременно с записью слова в последний регистр его адресная часть записывается в сумматор 11 по входу 15. Ввод информации производится до заполнения блока основных регистров 1,При выборке информации адрес искомого числа поступает в сумматор 11 по входу 17 с входной шины 18 устройства и записывается в нем дополнительным кодом.Если сравниваемые адреса равны, то с м/ 1 ма кодов составляет единицу в разряде, следующем за самым старшим из возможных разрядов кода. Этот сигнал через схему Запрет ,13 лоступает на дополнительный вход 20 коммутатора 5. Коммутатор подключает (или переключает) выходные цепи блока основных регистров 1 к выходному регистру б. Одновременно этот же сигнал с выхода схемы 13 поступает на третий вход 19 сумматора 11 для сброса адреса искомого числа напрямую, а через вторую схему ИЛИ 14 - на четвертый вход 21 сумматора 11 для сброса адреса проверенного слова и на дополнительный вход 22 блока основных регистров 1 для запуска его последней ячейки управления перезаписью 7. Искомое слово через коммутатор поступает в выходной регистр б (или в выходной регистр б и блок буферных регистров 2). В сумматоре сбрасываются адреса искомого и найденного слова и результат сложения.В освободившийся последний регистр блока 1 записывается очередное слово, а его адрес, кроме того, записывается в сумматор 1. Если проверенное слово сохраняется в ЗУ, то, 1 пройдя блок буферных регистров 2, оно заппсывается в освободившийся первый регистр блока 1.Если сравниваемые адреса не равны, то в значащих разрядах их кодов сумма не равна нулю. Свидетельствующие об этом импульсы через первую схему ИЛИ 12 поступают на схему Запрет 13, а через вторую схему ИЛИ 14 на вход ячейки управления перезаписью 7 и на четвертый вход 21 сумматора 11. Проверенное слово через коммутатор 5 и блок буферных регистров 2 поступает на вход блока ос 1 овных регистров 1, Его место занимает очередное словои процесс повторяется до тех пор, пока не будет найдено требуемое слово.,Предмет изобретенияЗапоминающее устройство, содержащее входной регистр, выходы которого подключены ко входам блока основных регистров, соединенных поразрядно, коммутатор, входы ко. торого подсоединены к выходам блока основных регистров, а первые выходы - ,к выход. ному регистру, схемы ИЛИ, отличающееся тем, что, с целью расширения области применения, оно содержит сумматор, первый и вто. рой входы которого подключены к дополн 11- тельному выходу блока основных регистроз и входной шине устройства соответственно, а выходы - ко входам первой схемы ИЛИ и одному из входов введенной в устройство схемы Запрет, другой вход которой подсоедлнен к выходу первой схемы ИЛИ и одному входу второй схемы ИЛИ, выход - к другому воду второй схемы ИЛИ, к дополнительному входу коммутатора и третьему входу сумматора; выход, второй схемы ИЛИ подключен к четвертому входу сумматора и дополнительному входу блока основных регистров; а вторые выходы коммутатора подключены ко входам введенного в устройство блока буферных регистров, выходы которого соединены со входами блока основных регистров.Редактор хина аказ 1661/515ЦНИИПИставитель В. Рудак Техред Е. Борисова Тираж о 91 омитета Совета Министров ССС ретений и открытий аушская наб., д. 4/5Подпис ип, Харьк, фил, пред, Патент Изд, М 88 сударственного по делам изо Москва, Ж, Корректор В. Гутма