Устройство для интегрирования частотно-импульсных сигналов

(43) Опубликовано 1527.78: Бюллетен Государственнцй комитетСовета Министров СССРо делам изобретенийи открытий 72) Автор изобретен ист.В 54) УСТРОЙСТВ ОТНОДЛЯ ИНТЕГРИРОВАНИЯ ЬСНЫХ СИГНАЛОВутациЫ ко но стройство н точности оп и имеет низ беспе Однако это у е о чивает высокой ерации интегрирования кое быстродействие.Целью изобретения является устранение указанных недостатков. Поставленная цель достигается тем,что в устройство дополнительно введены счетчик, регистр, триггеры, элемен" ты И и ИЛИ, элементы задержки и частотно-импульсный запоминающий блок, соединенный выходом с вторым входом множительно-делительного блока и подключенный входом к выходу устройства и к первым входам двух элементов И, выход первого из которых подключен через первый элемент задержки к входу первого триггера, соединенного выходом с вторым входом второго элемента И и с входом дополнительного элемента ИЛИ, подключенного вторым входом к выходу второго триггера и к первому входу третьего элемента И, а выход дополнительного элемента ИЛИ соединен с входом чет- Р;ртого элемента И, выход которого подключен к входу основного счетчика, причем выход второго элемента И ле- о-и Изобретение относится к области автоматики и вычислительной техникиИзвестны устройства для интегри" рования сигналов, содержащие интегри рующий усилитель, сумматор, реверсивные счетчики, цифро-аналоговые преобразователи и инверторы 1, В этих устройствах интегригование вход ной величины на некотором интервале времени осуществляется с помощью интегрирующего усилителя и сумматора связанных по входу с реверсивными счетчиками, в которых накапливается результат, через цифро-аналоговые преобразователи.Недостатком указанного интегратора является низкая точность и необходимость введения дополнительного преобразователя для представ ния выходного сигнала в частотн м пульсной форме.Прототипом изобретения является частотно-импульсный интегратор, содержащий множительно-делительный блок, соединенный первым входом с входом устройства, счетчик, выходы которого подключены к первым входам элементов И основной группы, и элемент ИЛИ, выход которого соединен с выходом устройства, а также блоки формирования производсоединен с первыми входами третьего, четвертого и пятого триггеров и че. рез второй и третий элементы задержки подключен соответственно ко входу обнуления основного счетчика и ко вторым входам элементов И основной группы, выходы которых через регистр соединены с первыми входами элементов И дополнительной группы, вторые входы которых подключены к третьему входу множительно-делительного блока и к выходу дополнительного счетчика, разрядные вхдды которого соединены с выходами элементов И дополнительной группы, а счетный вход подключен к выходу пятого элемента И, соединенного первым входом с выходом третьего триггера, а вторым входом - с входом запуска устройства и с первыми входами шестого и седьмого элементов И, вторые входы которых соединены с входом устройства и со вторым входом третьего элемента И, подключенногб выходом к вторым входам четвертого и пятого триггеров, первые выходы которых соединены соответственно с вторым входом первого и третьим входом шестого элементов И, причем выход шестого Элемента И через четвертый элемент задержки подключен к входу второго триггера, а второй выход пятого триггера соединен с третьим входом .пЕрвого эЛемЕнта И, а выход седьмого элемента И, подключенного третьим входом к выходу шестого триггера, соединен с первым входом осноэного элемента ИЛИ, второй вход которого подключен к выходу множительно-делительного блока и эхо" ду шестого триггера.На чертеже представлена Функциональная схема устройства для интегрирования частотно-импульсных сигналов.устройство содержит множительноделительный блок 1, основной счетчик 2, дополнительный счетчик 3, ре-. гистр 4, частотно-импульсный запоминающнй блок 5 триггеры б-;.11, элементы И 12-,18, группы элементов И:19, 20 элементы ИЛИ 21,22, элементы задержки 23-,26, клемму 27 подачи вход- ных сйгналов клемму 28 подачи сигна-:.lла запуска, клеммы 29,30 подачи сигналов опорных частот, выходную клемму 31. Устройство работает следующим образом. Входные сигналы с частотойР подаются на клемму 27. Сигналы опорных частотРря 1 иРрподаются соответственно на клеммй 29 и 30. В исходном состоянии счетчики, регистры и триггеры устройства обнулены, В .моментс.1 на клемму 28 подается сигнал запуска. При этом первый после моментами. импульс подаваемый на клемму 27, проходит через элемент И 12 и через элемент задержки 23 на счетный вход триггера б, переводя вгаиэнулевого в едмничное состоянив,Очевидно, что при этом сигнал не ароходит на выход элемента И 13, таккак отпирающий сигнал с триггера бподается на его вход с задержкой засчет элемента задержки 23, С переводом триггера б в единичное состоя"ние отпирающий сигнал с его выхода 10подается на вход элемента И 13 и через элемент ИЛИ 21 - на вход элемента И 16. При этом через элемент И 16на вход счетчика 2 начинают цодаэать.- ся сигналы опорной частоты У которверые выполняют Функцию заполнения пеЬ риода частотыР.При этом заполнениепериода входной частотыР асуществляется до момента поступлеййя следующего сигнала на клемму 27, При поступлении следующего сигнала на клем" 20 му 27 этот сигнал проходит на выходэлемента И 13, переводя триггер 7 вф 1 и через время, определяемоеэлементом задержки 23, переводит триггер б в нулевое состояние. В реэульщ тате прекращения подачи отпирающегонапряжения на вход элемента И 16прекращается подача сигналов опорнойчастотыРрд 1 на вход счетчика 2, и внем Фиксируется инФормация, соответу стэующая периоду частотыРВ .ОдновреЯменно в результате перевода триггера 7 в. единичное состояние.открывается элемент И 14 для сигналов с выхода интегратора, конкрЕтно с выходаэлемента ИЛИ 22, и запирается элемент И 12 для входных сигналов счастотой РЭ.Первые сигналы на выходинтегратора проходят с клеммы 27 через элемент И 18 и элемент ИЛИ 22Первый после момента отпирания эле мента И 14 сигнал из выходнойпосле-.довательности проходит через элементИ 14 и элемент задержки 24 на счетный вход триггера 8, переводя егоиз нулевого в единичное состояние.46В результате отпирающий сигнал свыхода триггера 8 подается на входэлемента И 15 и через элемент ИЛИ 21 на вход элемента И 16. Ери этом через элемент И 16 на вход счетчика 2 50 начинают подаваться сигналы опорнойчастотыГряс,которые суммируются сранее накопленной э счетчике 2 информацией о периоде входного сигнала,Заполнение периода сигналов выходной Вб последовательности осуществляетсядо момента поступления следующегосигнала с выхода. устройства на входэлемента И 14,: При поступлений этогосигнала он проходит .на выход злемента И 15, переводя триггеры 9 и 10н единичное состояние, а триггер 7э нулевое. Через время, определяемоеэлементом зацержки.24, осушествЛяетсядакже перевод триггера 8 в. нулевоесостояние. ы результате, открываются 6 элементы И 12 и 17 и запираются зле-.615496 формула изобретения 60 5менты И 14 и 16. Таким образом в счетчике 2 фиксируется информация о сумме двух периодовТфР +ТЭХ Иьх йгде 1 - период сигналов входнойпоследовательности с частотойР. Х)5фР ,- период сигналов выходнойпоследовательности.Число импульсов, зафиксированное в счетчике 2, определяется как(ъь к Фтвх 10ИТопгде), - период сигналов опорнойчастоты Р .Информация, накопленная в счетчике 2, переписывается в регистр памяти 4 и в счетчик 3 под действием сигналов с выхода элемента И 15, а счетчик 2 обнуляется. Далее описанный выше процесс получения информации о сумме двух периодов в счетчи 20 ке 2 повторяется. Сигналы опорной частотыРовначинают подаваться на вход счетчика 3 после отпирания элемента И 17. При подаче сигналов на вход счетчика 3 они пересчитываются в нем и с его выхода подаются на третий вход множительно-делительного блока и на управляющие входы группы элементов И 20. В результате подачи сигналов с выхода счетчика, 3 на вхо ды элементов И 28 информация, заПОмненная в регистре памяти 4, периодически передается через элементы И 20 в счетчик 3, образуя его исходную ус". тавку. Таким образом, в эависимос ти от величины исходной уставки на выходе счетчика 3 устанавливается частота Получение окончательного результата осуществляется с помощью множительно-делительного блока 1. При этом .на,его первый вход (вход умножения) подаются входные сигналы с 45 частотойР хна второй вход (также вход умножения) подаются выходные сигналы устройства, частота которых предварительно запоминается с помощью частотно-импульсного запоминающего 50 блока 5, в котором также реализуется операция умножения на п запомненной частоты.И, наконец, на третий вход мна-, жительно-делительного блока (вход деления) подаются сигналы с выхода счетчика 3. В множительно-делителвном. блоке 1 осуществляется множителъноделительная операция - входная час- тотаР и частота П 1,перемножаБыхлекются и полученный результат делится на частоту следования импульсов с выхода счетчика 3. , 65 Множительно-делительный блок реализуется аналогично описанному устройству на счетчиках 2,3 и регистре памяти 4. Поэтому на его выходе результирующие сигналы имеют равномерноераспределение. Сигналы с выхода множительно-делительного блока 1 подаются на вход триггера 11 и через элемент ИЛИ 22 - на выходную клемму 31,образуя последовательность импульсов, характеризующую окончательныйрезультат.В результате подачи сигналов навход триггера 11 первый же из упомянутых сигналов переводит указанныйтриггер в единичное состояние, чтоприводит к запиранию элемента И 18,для сигналов входной последовательности, которые проходили на выходустройства до момента появления сигналов на .выходе множительио-делительного блока.В общем случае период последовательности импульсов на выходе множительно-делительного блока 1 определяется выражениемТ ЧфоМ ) зх иых.текъых.ояр"7опт ( (вх вьх.тек 1где 1 о- определяемый периоцвыходной частоты (навыходе блока 1),фГ- текущее значение пе: риода выходной частоты вданный моментили в частотном представлении" РоЯ 1 ,Вьх.оярЭхиыхлек) 7оя 1гдето дх- определяемая выходнаяЬЫх ОФРчастота;текущее значение выходной частоты в данный момент времениТаким образом, в предложенном устройстве осуществляетсяоперация интегрирования входной величины, представленной в виде частоты следованияимпульсов, так как:имеет местО непрерывное суммирование текущего значения выходной частоты следованияимпульсов с входной частотой.Повышение точности в устройствеобусловлено тем, что обеспечиваетсяравномерность выходной последовательности, а повышение быстродействия -существенным сокращением числа преобразований входных сигналов,.устройство для интегрирования час" тотно-импульсных сигналов, содержа" ее множительно-делительйый блок, соединенный первым входом с входом устройства, счетчик, выходы которого подключены к первым входам элементов И основной группы, и элемент ИЛИ,615496 Составитель С.КазиновРедактор Н,Белявская Техред И,Борисова Корректор Н.ТУ Заказ 3911/39 ЦНИИПИ Г ве тираж 826 осударственного комитета Со по делам изобретений и от 3035, Москва, Ж, РаушскаПодписноа Министртийаб., д.4/ лиал ППП Патент г.ужгород, ул.Прое выхсд которого соединен с выходомустройства, о т л и ч а ю ш е е с я.тем, что с целью повьпаения точностии быстродействия устройства, в негодополнительно введены счетчик, регистр триггеры, элементы И и ИЛИ,элементы задержки и частотно-импульсный запоминающий блок, соединенный 5выходом с вторым входом множительноделительного блока и подключенныйвходом к выходу устройства и к первым входам двух элементов И, выходпервого из которых подключен через Опервыйэлемент задержки к входу пер,вого триггера, соединенного выходом свторым входом второго элемента И и свходом дополнительного элемента ИЛИ,подключенного вторым входом к выходу второго триггера и к первому входу третьего элемента И, а выход дополнительного элемента ИЛИ соединенс входом четвертого элемента И, выход которого подключен к входу осконного счетчика, причем выход второго элемента И соединен с первымивходами третьего, четвертого и пятого триггеров и через второй и третийэлементы задержки подключен соответственно ко входу обнуления основного счетчика и ко вторым входам элементов И основной группы, выходы которых через регистр соединены с первыми.входами элементов И дополнительной группы, вторые входы которых 30подключены к третьему входу множительно-делительного блока и к выходу дополнительного счетчика, разрядныевходы которого соединены с выходамиэлементов И дополнительной группы,а счетный вход подключен к выходупятого элемента И, соединенного первым входом с выходом третьего триггера, а вторым входом - с входом запуска устройства и с первыми входамишестого и седьмого элементов И, вторые входы которых соединены с входом .устройства и со вторым входом третьего элемента И, подключенного выходомк вторым входам четвертого и пятоготриггеров, первые выходы которогосоединены соответственно с вторымвходом первого и третьим входом шестого элементов И, причем выход шестого элемента И через четвертый элементзадержки подключей к выходу второготриггера, а второй выход пятого триг"гера соединен с третьим входом первого элемента И, а выход седьмогоэлемента И, подключенного третьимвходом к выходу шестого триггера,соединен с первым входом основногоэлемента ИЛИ, второй вход которогоподключен к выходу множительно-делительного блока и входу шестого триггера,Источники информации, принятые вовнимание при экспертизе:1, Авторское свидетельство СССР9 370614, кл.06 Ч 7/18, 1967,2, Авторское свидетельство СССРВ 350013, кл. Я 067/18, 1966.