ZIP архив

Текст

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Республикдетельства-1760713/18-24 ависимое от авт,аявлено 20.1.197присоединением 11 с 27/00 вки-Государственный комитет Совета Министров СССР аа делам изаоретений и открытийорит ДК 681 327(088 8 Опубликовано 05.1.1974, Бюллетень1 Дата опубликования описания 14 Х.1974 Автор зобретени С, И, М иченко Заявитель ТРАНЗИСТОРАХ ЙКА ПАМЯТИ Н усложнки исполь акого тирых эти я х линиях задержв других цифроо типа использу П транзисторах, люча, включеннозатвором МДП ть которого являно в еИзобретение относится к области радиотехники и вычислительной техники и может бытьиспользовано в устройствах аналоговой обработки информации, в частности в интегральных аналоговых линиях задержки на МДПтранзисторах и в аналоговых системах цифровой фильтрации,В интегральных аналоговыки на МДП транзисторах ивых устройствах аналоговогются ячейки памяти на МДсостоящие из электронного кго между входом ячейки итранзистора, входная емкосется накопительной, и нагрузки.Высокое входное сопротивление МДП транзистора и сопротивление разомкнутого электронного ключа обуславливается в течение некоторого времени постоянством заряда, накопленного на емкости.Из-за наличия токов утечки между затвором и истоком МДП транзистора, входная емкость которого является накопительной, атакже токов утечки через электронный ключ,со временем происходит разряд накопительной емкости, что приводит к изменению напряжения на выходе ячейки.Разряд накопительной емкости существенуменьшает время хранения информацииячейке памяти, что сужает область примен ния ячеек памяти т па и яет устройства, в кото чей зуются.Цель изобретения - увеличение времени хранения информации в ячейках памяти на МДП транзисторах.В предлагаемой ячейке памяти эта цель достигается за счет компенсации изменения выходного напряжения ячейки путем синхронного изменения сопротивления нагрузочного МДП транзистора, входная емкость которого используется как накопительная во вспомогательной схеме запоминания.На чертеже изображена схема предлагаемой ячейки памяти на МДП транзисторах,Ячейка памяти содержит ключевой транзистор 1, накопительный конденсатор 2, усилительный транзистор 3, дополнительный ключевой транзистор 4, дополнительный конденсатор 5 и нагрузочный транзистор 6.Ячейка памяти состоит из основной схемы запоминания на транзисторах 1 и 3 и вспомогательной на транзисторах 4 и 6. Исток транзистора 1 соединен со входным зажимом ячейки, а сток - с затвором транзистора 3, входная емкость 2 которого является накопительной в основной схеме. Затвор транзистора 1 соединен с клеммой, на которую подается напряжение с генератора импульсов. Выходная клемма ячейки соединена со стокомтранзистора 3, Транзистор 6 является нагрузочным для основной схемы запоминания и включен между стоком транзистора 3 и источником питания. Затвор транзистора 6 соединен со стоком транзистора 4, исток которого подсоединен к источнику питания, а затвор - к затвору транзистора 1, Входная емкость 5 транзистора 6 является накопительной во вспомогательной схеме запоминания.Ячейка памяти на МДП транзисторах работает следующим образом.При подаче с генератора импульсов кратковременного напряжения на затворы транзисторов 1 и 4, которые выполняют функцию электронных ключей, в них возникают индуцированные каналы между стоками и истоками. В результате емкость 2 заряжается до напряжения, равного входному, а накопительная емкость 5 - до напряжения, равного разности между выходным напряжением ячейки и напряжением источника питания (входное напряжение ячейки состоит из суммы напряжения смещения и напряжения аналогового сигнала).При этом постоянное напряжение смещения в десятки и сотни раз больше амплитуды аналогового сигнала. Вследствие этого на процесс разряда накопительной емкости 2 величина аналогового сигнала практически не влияет. Разряд емкости 2 определяется, в основном, постоянным напряжением смещения и сопротивлениями утечек. Таким образом, нежелательное изменение напряжения на выходе ячейки в процессе хранения информации является практически детерминированной функцией времени, Следовательно, такое изменение можно скомпенсировать путем синхронного изменения сопротивления нагрузочного транзистора 6.5 После прекращения действия импульса назатворах транзисторов 1 и 4 начинается синхронный разряд емкостей 2 и 5. При правильно подобранных величинах емкостей 5 и 2 по мере уменьшения напряжения на емкости 2, 10 а следовательно, и тока в транзисторе 3, происходит вызванное разрядом емкости 5 синхронное увеличение сопротивления нагрузочного транзистора 6, и выходное напряжение ячейки запоминания остается неизменным.15Предмет изобретенияЯчейка памяти на МДП транзисторах, со держащая ключевой транзистор, сток которого подключен к источнику входного сигнала, затвор - к источнику сигнала управления, исток - к накопительному конденсатору и затвору усилительного транзистора, сток ко торого соединен с истоком нагрузочного транзистора, сток нагрузочного транзистора подключен к источнику питания, о т л и ч а ю щ а яс я тем, что, с целью увелечения времени хранения информации, в ячейку введены допол- ЗО нительный ключевой транзистор, исток которого соединен с затвором нагрузочного транзистора, затвор - с источником сигнала управления, и накопительный конденсатор, включенный между затвором и истоком нагру зочного транзистора.410466 лиЛ оставите Яворовскаярисова Утехина хред Е едакто аказ 1049/18 ЦНография, пр. Сапунова, 2 Изд,355 ПИ Государственного комитета по делам изобретений Москва, Ж, РаушскаТираж 591 овета Минист открытий наб д. 4/5

Смотреть

Заявка

1760713, 20.03.1972

МПК / Метки

МПК: G11C 27/00

Метки: 410466

Опубликовано: 05.01.1974

Код ссылки

<a href="https://patents.su/3-410466-410466.html" target="_blank" rel="follow" title="База патентов СССР">410466</a>

Похожие патенты