Оатентно-1анй1спидн;

Номер патента: 1101866

Опубликовано: 07.07.1984

Автор: Ибрагимов

МПК: G08C 9/00

Метки: вала, код, поворота, преобразования, угла

...генератора импульсов, четырех элементов И, двух элементов ИИ, реверсивного счетчика, дешифратора нуля и блока вь;Дачи кода, причем входы первого триггера соединены соответственно с выходом первого элемеПа ИЛИ и с первым входом блока преобразования, а прямой выход - с первым входом первого элемента И, входы второго триггера соединены соответственно с выходами второго элемента И и дешифратора нуля, а прямой выход - с первым входом третьего элемента И, выход генератора импульсов подключен к вторым входам первого и третьего элемента И, выходы которых соединены с входами реверсивного счетчика., выход 1 сотс 11 зого подключен к входу дешифратора нуля, вьход которого подключен к первым входам первого и второго элемента ИЛИ и третьего...

Номер патента: 618737

Опубликовано: 05.08.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 5/02

Метки: двоичного, избыточного, код, кода, основанием, преобразования, смешанным

...на первой входной шине означает, что принимаемая цифра равна 1, наличие сигнала на второйвходнай шине, что прини 1 аемая цифра равна Т, нулю соответствует отсутствие сигналов на обеих входных шинах. В каждом цикле вычеспения блок управлейия 10 вырабатывает последовательность иэ четырех управляюпих сигналов Т 1, Т 2, ТЗ, Т 4 (номер сигнала соответствует нок,ру выхода блока управления 10), По сигналу Т 1 осуществляется сдвиг влево наторин разряд содержимого регистров 1. Сип- д нал Т 2 поступает на входы элементов И 7-9 и разрешает прием очередно . цифры преобразуемого чсла, который заключается в том, что в первый регистр 1 прибавляется или вычитается единица. Причем если в пер. вом цикле принимается цифра равна 1, то она прибавляется...

Номер патента: 622075

Опубликовано: 30.08.1978

Авторы: Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичный, десятичного, код, кода, позиционного, преобразования

...через элемент ИЛИ 2 на управляющий вход генератора 1 и на шифратор 3 кода 8421, По ближайшему тактовому импульту Ть поступающему на шину 9, с первого разряда генератора 1 подается импульс, устанавливающий первый разряд коммутатора 4 тетрад в состояние 1. При этом сигнал с выхода первого разряда коммутатора поступает на управляющий вход шифратора двоичного кода, соответствующего старшему разряду десятичного кода. Старший разряд десятичного кода, представляемый тетрадой двоичных разрядов, в шифраторе двоичного, кода, преобразуется в двоичный код; вначале преобразуется старший весовой разряд тетрады (разрешением служит импульсный сигнал, поступающий по очередному тактовому импульсу с выхода второго разряда генератора 1), затем...

Номер патента: 636606

Опубликовано: 05.12.1978

Автор: Подколзин

МПК: G06F 5/02

Метки: двоичный, десятичного, код, кода, последовательного, последовательный, преобразования

...произведениене станет равным нулю, При этом старшему разряду восьмиричного эквивалента соответствуют три младших раз- )Оряда предпоследнего промежуточногопроизведения,Перед началом преобразования 7 разрядное целое десятичное число поступает, с младших разрядов, через )5шифратор в двоично-десятичный регистр,занимая в нем все разряды, кроме двухстарших, в которые записывается ноль.Промежуточные произведения 1,2,4,5,7,825,26 передаются в двоично-десятичный регистр с сохранением всехразрядов, Промежуточные произведения3,6,927 передаются в двоично-десятичный регистр без трех младшихразрядов. Эти три младшие разряда пос ледовательно поступают на дешифраторпризнаков систем 2 , который учитывает только старший по значению изэтих трех...

Номер патента: 696604

Опубликовано: 05.11.1979

Автор: Каллиников

МПК: H03K 13/20

Метки: код, преобразования, частоты

...выходы разрядов которого подключены через блок перекоса кода 17 к входам разрядов реверсивного счетчика результата 12, счетный вход которого подключен к выходу управляемого делителя 4 частоты 26 в блоке 23, Выходы разрядов регистра памяти 31 в управляемом делителе 24 подключен через блок переноса кода 29 к установочному входу управляемого делителя частоты 25. Выходы управляемых делителей частоты 24 и 25 подключены к входам блока вычитания 27.Изобретение реализует следующий алгоритм: д4 Ю=А Е-Х ,ф, 11)Ых11После по т;ил . ии каждого импульса измеряемой ш.:тоты 1; в блоке 22 формируются сигналы управления, последовательно обнуляюшие реверсивный счетчик результата 12, переписывающие из вычитаюшего счетчика 10 его код в счетчик 12 через...