Всесоюзная ri”ff “»1 1 1 l: . •,

Союз Советсиит Социалистические РеспубликЗависимое от авт, свидетельства-Заявлено 21,Х 11,1970 ( 1609420/26-9)с присоединением заявки-Приоритет -Опубликовано 16 Л,1973, Бюллетень7Дата опубликования описания 11.1 тг.1973 М. Кл. Н 04 Ь 3/04 Комитет по делам изобретений и открытий при Совете Министров СССРАвторыизобретения А. Д. Г р В. И. ГРуб .% 14 Е к 4- -фсв% Пг,.; д ыб ното аявитель СТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ МНОГОКАНАЛЬНОЙ СИСТЕМЫИзооретение относится к области радио- телеметрии.Известно устройство для обработки информации многоканальной системы, содержащее блок кодирования адреса и синхронизатор, один выход которого подсоединен ко входу блока кодирования времени и в каждом канале к первым входам блоков кодирования информации с устранением избыточности, ко вторьвм входам которых подключены источники инфориации, а выходы каждого из и разрядов блока кодирования информации с устранением ее избыточности подключены ко входам и ячеек памяти.Для увеличения объема передаваемой информации в каждом канале выходы ячеек памяти через схему ИЛИ подключены параллельно к первому входу схемы И и к первому входу схемы НЕТ, ко второму входу которой и ко второму входу схемы И подключен второй выход синхронизатора, а выход схемы И через соответствующие отводы линии задержки подсоединен к первому входу каждой из и дополнительных схем И, ко вторым входам которых подсоединены выходы соответствующих ячеек памяти. Выходы дополнительных схем И каждого канала подключены ко входу дополнительной схемы ИЛИ, соответствующему данному каналу, причем между первым входом дополнительной схемы ИЛИ, и выходом схем И в каждом канале включен блок кодирования адреса, а выход блока кодирования времени лодключен ко второму входу дополнительной схемы 5 ИЛИ, выход которой является выходом устройствава.На чертеже приведена блок-схема предлагаемого устройства.Устройство состоит из синхронизатора 1, 1 О Л - Лг блоков 2 кодирования измерительнойинформации с устранением избыточности ее, Л+1 А блоков 3 памяти, и ячеек 4 памяти в каждом блоке; Лг+-1 Л блоков 5 управления импульсами формирования кода адреса и ко да измерительной информации; схемы 6ИЛИ; схемы 7 И; блока 8 кодирования адреса; выходной схемы 9 ИЛИ; линии 10 задержки; и схем 11 И в каждом блоке 3 памяти; схемы 12 НЕТ; блока 13 кодирова О,ния,времени. Сигналы синхронизатора 1 с частотой опроса Р 0 управляют работой блоков 2 кодирования измерительной информации, В бло ках 2 кодирования всех Т+лЛг каналов одно.временно в течение первого канального интервала происходит преобразование мгновенного значения исходного сигнала 5;(1) в двоичный и-разрядный параллельный код. Каждый разряд кода записывается в блоке 3 памятив соответствующую ячейку 4 памяти и хранится в течение одного тактового периода. Причем, если в следующий период опроса1Т,= - значение исходного сигнала 5; относителыно предыдущего значения находится в там же квантованном уровне, с выхода блока 2 кодирования двоичный параллельный код в бланк 3 памяти не выдается. Сигналы, записанные в ячейках 4 памяти, воздействуют в блоке б управления импульсаии формирования кода адреса и кода измерительной инфармации через схему б ИЛИ на вход схемы 7 И, на другой вход которой (только в первом,канале) поступают импульсы с канальной частотой ,=ЛРО, у которых вырезан импульс, совпадающий во времени с импульсом частоты опроса Р,. При поступлении порваго импульса с канальной частотойна схему 7 И первого канала и наличии записанного сигнала в блоке 3,памяти этого же канала, а следовательно и на другам входе схемы 7 И, импульс частоты , с выхода этой схемы поступает на один из входов блока 8 кодирования адреса, с выхода которого сигнал в виде двоичного т-разрядного последовательного кода через схему 9 ИЛИ поступает на выход предлагаемого устройства. Одновременно на вход схемы 7 И второго канала первый импульс частоты ,. поступить не может, так как на схеме 12 НЕТ первого канала присутствует сигнал запрета, снимаемый с выхода схемы б ИЛИ, Кроме того, с выхода схемы 7 И импульс частоты , поступает на вход линии 10 задержки, с выходов которой через время, равное длительности кода адреса, на схеме 11 И блока 3 иамяти первого канала, последовательно во времени поступают импульсы считывания кодовой комбинации, отображающей значение исходного сигнала 5;. С выхода блока 3 памяти сигнал в виде двоичного и-разрядного последовательного када через схеиу 9 ИЛИ поступает также на выход устройства. После окончания формирования информационного кода с и+1 отвода линии 10 задержки импульс поступает на входы сброс ячеек 4 памяти первого канала для стирания записи информации. С приходом второго импульса частоты на вход схемы 7 И первого канала на ее выходе он будет отсутствовать, так 1 как на другой вход сигнал с блока 3 памяти через схему б ИЛИ не поступает. Но теперь отсутствует сигнал запрета и на входе схемы 12 НЕТ и, следовательно, через эту схему второй импульс частоты , поступает на вход схемы 7 И второго канала. При наличии сигнала в блоке 3 памяти второго канала формирование кода адреса и информационного кода происходит описанным способам. В случае отсутствия изменения исход ного сигнала Я,(1) во втором канале относительно предыдущего квантованного значения, второй импульс частоты 1, поступает гранзитам через блок б управления второго канала на входы схемы 7 И и схемы 12 НЕТ 10 третьего канала. Рассматрввая работу устройства аналогичным образом, можно посмотреть процесс формирования кода. адреса и кода измерительной информации во всех Л+лУ каналах. Блок 13 кодирования под 15 воздействием импулысов синхронизатора 1 счастотой опроса Р, в течение каждого первого канального интервала выдает двоичный последовательный код времени, который с помощью схемы 9 ИЛИ замешивается в 20 каждый телемепрический кадр,П редм ет изобретенияУстройство для обработки информации 25 многоканальной системы, содержащее блоккодирования адреса и синхронизатор, один выход которого подсоединен ко входу блока кодирования времени и в каждом канале к первым вхадам блоков кодиравания инфорЗ 0 мации с устранением избыточности, ко вторым входам которых подключены источники информации, а выходы каждого из а разрядов блока кодирования инфармации с устранением ее избыточности подключены ко вхо дам п ячеек памяти, отличающееся тем, что,с целью увеличения объема передаваемой информации, в каждом канале выходы ячеек ,памяти через схему ИЛИ падключены параллельно к первому входу схемы И и к 40 первому входу схемы НЕТ, ко второму входу которой и ко втораму входу упомянутой схемы И подключен второй выход упомянутого синхронизатора, а выход схемы И через соответствующие отводы линии задержки 45 подсоединены к первому входу каждой из идаполнителыных схем И, ко вторым входам ,котарых подсоединены выходы соответствующих упомянутых ячеек памяти, а выходы дополнительных схем И каждого канала под ключены ко входу дополнительной схемыИЛИ, соотвегспвующему данному каналу, причем между первым входом дополнительной схемы ИЛИ и выходом упомянутых схем И в каждом канале включан блок ко диравания адреса, а выход упомянутого блока кодирования времени подключен ко второму входу дополнителыной схемы ИЛИ, выход которой является выходом устройства.366580 актор Е. Гончар каз 131/564НИИПИ Ком ставитель А. Горбачеехред Т. Курилко Изд.140 Тирта по делам изобретений и открытий Москва, Ж, Раушская наб.,Тип. Харьк. фил. пред. Патент ректор А. Степанова 678 Подписное и Совете Министров СССР 4/5