Распределитель импульсов на потенциальных элед1ентах

Союз Советских Социалистических РеспубликОПИСАНИЕ ИЗОБРЕТЕН ИЯ 364 Ю 9 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства-Заявлено 12,Ч.1971 ( 1679288/26-9)1. 1 хл. Н 031 2302 с присоединением заявки-Комитет по делам изобретений и открытий при Совете Министров СССРПриоритет -Опубликовано 25.Х.1972. Бюллетень М 4 за 1973Дата опубликования описания 23.11.1973 ъ 31 х 621.3(4(088.8) Авторизобретения Л, В. Герман Заявитель РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ НА ПОТЕНЦИАЛЬНЫХ ЗЛЕМЕНТАХ11 зобретсние относится к области импульсной техики и может быть использовацо,в импульсных логических устройствах радиоаппа; туры различного назначения.11 звестен распределитель импульсо 1 в ца потенциальных элементах, содержащий разрядные триггеры с раздельными входами и счегцый триггер, выходы единичного и нулевого плеча которого соответственно подклю.ецы ко входам установки в нуль всех нечетных и четных разрядных триггеров распределителя, схему совпадения и инвертирования.В цззестцом устройстве для формирования одного такта требуется наличие двух потенциальных триггеров, один цз которых выполняет вспомогательную роль.Предлагаемое устройство отличается от известного тем, что в нем, с целью упрощения схемы, выход нулевого плеча каждого разрядного триггера подключен ко входу установки в единицу следующего разрядного триггера и ко входу элемента совпадения и и 5 лвертировцця, выход которого подключен ко входу установки в единицу первого разрядного триггера.На чертеже представлена логическая схема предлагаемого распределителя импульсов.Распределитель импульсов построен ца базе потенциальных элементов И (ИЛ 1) - НЕ с положительной логикой, т. е. с такой логикой, когда логической единице соотвстствуст верхний уровень сигнала, а логическому нулю - нижний уровень сигнала,В состав распределителя входят триггер б 1 со счетным входом и входо 5 м установкипуля; регистр 2 сдвига со входящими в цсго :ттриггерами, с установочными входми; схема 4 совпадсцч 5 я и инвертирования.Триггер 1 со счетным входом переключается по счетному входу 5 тактирующими импульсами и фсрмцрует ца своих выходах 6 и 7 улравляющие инверсные уровни: уровень нуля и уровень единицы соответственно.Вход 8 триггера служит для установки нуля.Регистр 2 сдвига состоит цз иразрядов,каждый нз которых представляет сооой триг гер 3 с устцовочць 5 ми входами. Входы 9 установки нуля нечетных разрядов регистра цодключець 1 ца единичный выход 6 тригге.ра 1, аналогичные входы четных р.зрядоц регистра - ца нулевой выход 7 Т 1 тиггсра 1.Передача единицы пз разряд в разря.производится с цулевого выхода 10 каждого предыдущего разряда триггера) ца вход 11 установки единицы каждого последующего разряда (триггера) в инверсном кодс. Выходы 10 являются одновременно выхода ми распределителя 1, 2, 3, , п.Установка нуля четных разрядов регистрапроизводится уровнем нуля непосредственнопо входу 12, а установка нуля нечетных разрядов выполняется автоматически по входам 9 при установке нуля триггера 1.Схема 4 совпадения и инвертирования предназначена,для формирования сигнала на выходе п и сигнала запуска триггера 3 первого разряда при обнуленном регистре,Количество тактов распределителя может быть только четным: и=2; 4, б и т. д.В исходном состоянии регистр 2 сдвига и триггер д со летным входом обнулены, На всех выходах, кроме выхода и, имеется уровень единицы, При совпадении этих уровней ца схеме 4 совпадения и инвертирования на выходе и формируется уровень нуля, который одновременно подается на вход 11 первого разряда регистра сдвига.Триггеры первого и других нечетных разрядов блокированы уровнем нуля по входу 9, так как триггер 1 имеет состояние нуля,Первый импульс такта переключает из состояния нуля в состояние единицы триггер 1, который меняет управляющие уровни,Теперь уровень единицы подан на нечетные разряды регистра, а уровень цуля - ца четные.Триггер первого разряда регистра после снятия блокировки устанавливается в состояние единицы. На его нулевом выходе 10 появляется уровень нуля, который подготавливает второй разряд регистра к приему единицы и является выходным сигналом 1 распреде. лителя. Кроме того, этот же сигнал поступаег на схему 4 совпадения и инвертирования. В результате нарушается совпадение сигналов и ца выходе схемы 4 формируется уровень единицы, который поступает на выход и распределителя и на вход 11 первого разряда, На этом заканчиваются переключения элементов до следующего тактирующего им,пульса.Второй импульс такта переключает цз состояния единицы в состояние нуля триггер 1, в результате чего происходит смена управляощих уровней, которые блокируют нечетные и снимают блокировку с четных разрядов (триггеров) регистра. Второй разряд (триггер) репистра, лодготовлвнный по входу П, устанавливается в состояние единицы ц формирует на своем нулввом выходе 10 уровень нуля, который подготавливает третий разряд ретистра к приему вдиницы и является выходным сигналом 2 распределителя.Первый разряд регистра с подачей нулевого уровня на вход 9 устанавливается в ну левое состояние и прекращает формироватьуровень нуля с нулевого выхода 10, Схема 4 совпадения и инвертирования це вырабатывает сигнала запуска первого разряда, так как несовпадение входных сигналов теперь обеспечивается сигналом второго разряда.Лцалогичное переключение разрядов происходит с каждым входным тактирующим цьгпульсом распределителя,до тех пор, пока не будет установлен в нулевое состояние по следнцй, (л) -ый разряд, С исчезновениемединицы в разрядах регистра произойдет совпадение входных сигналов ца схеме 4 совпадения и инвертирования, которая сформирует уровень нуля на выхсде и распределителя ц подготовит первый разряд к приему единицы на следующем такте.Этим заканчивается один цикл формирования сигнала распределителя, Далее циклы повторяются.Устойчивость работы распрвделцтеля сбеспечивается задержкой сигнала прц передаче из разряда в разряд или со схемы совпадения в первый разряд регистра сдвига распредели - теля на постоянную величицу , представляюзо,щего сооои время задержки сигнала ца один потенциальный элемент И (ИЛИ) - НЕ. на базе которых построен распределитель.Предмет изобретенияРаспределитель ицпульссв ца потенциальных элементах, содержащий разрядные трцг геры с раздельными входами и счетный триггер, выходы единоличного и нулввого плеча которого соответственно подключены ко входам установки в ноль всех нечетных и четных разрядных триггеров распределителя, схему сов падения и инвертирования, отлича(ощийся тем,что, с целью упрощения схемы, выход нулевого плеча каидого разрядного триггера подключен ко входу устаночки в единицу следующего разрядного триггера и ко входу элемента совпадения ц инвертирования, выход которого подключен ко входу установки в едщшцу первото разрядного триггера.364109 Котельский акт орректоры Н. Стельмахи Л. Царькова ирана 404 тий при Совете б., д. 4/5 ип. Харьк. фил. пред, Патент оставитель А. БеловТехред Л. Богдан Заказ 23/278 Изд М 1059 ЦНИИПИ Комитета по делам изобретений и откры Москва, Ж, Раушская н