Библиоуткд.

Союз Соввтских Социалистичоских РвспублииЗависимое от авт. свидетельства206169Заявлено 14.1,1970 ( 1414257/18-24) 1. Кл. С 06 11 едкиекием заявкиКомитет по делам иаоорвтвний и открыти при Соввтв Министров СССРриоритет Опубликовано 13.Х.1972, Бюллетень2за 1973 Дата опубликования описания 12,11.1973 681,326.7 (08 Авторизобретения А. П, Буданов Заявитель УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИ МНОГОКРАТНЫХ ОШИБОКтву ыхоом к-схема опиили ме элементов, то где она будет отлиуемых больше, чем1 или менее разряд - рассто чаться от в 1 разряд Хемминг 1) генериот одной, а Следов кратностисравнивае правления ошибок нятая комбинация ерируемыми комби ель для и енее пр всеми гИзобретение относится к технике передачиданных.Известны устройства по основному авт. св,206169, содержащие регистры с обратнойсвязью, рекуррентные датчики, кодирующие 5устройства, сумматоры по модулю два и логические схемы,В известном устройстве для исправлениямногократных ошибок ограничена скорость передачи информации. 10Предлагаемое устройство отличается тем,что с целью увеличения быстродействия оносодержит дополнительные регистры по числуразрядов рекуррентного датчика, транзисторные ячейки типа Запрет, триггеры, сумматоры по модулю два, кодирующие блоки корректирующего кода, регистры сдвига и схемысовпадения. Выходы разрядов рекуррентногодатчика соединены через соответствующиекодирующие блоки со входами соответствующих сумматоров по модулю два, другие входы которых подключены к выходу входногорегистра.Выходы сумматоров по модулю два подключены ко входу соответствующих регистров, выходы которых через соответствующиетранзисторные ячейки типа Запрет и триггеры подключены ко входам соответствующихсхем совпадения, другие входы которых через регистры задержки соединены с соответ с ющими выходами рекуррентного датчш,. В ды схем совпадения соединены с выход устройства.На чертеже представлена блосываемого устройства,Она содержит регистр 1 на и разрядов с обратной связью, схему 2 совпадения, д рекуррентных датчиков д исходного безызбыточного кода на Й разрядов, г кодирующих блоков 4 корректирующего кода, г регистров 5 сдвига на 1 т разрядов, г схем сравнения (сумматор 6 по модулю два), г регистров 7 на (1+1) разрядов, г ферротранзисторных ячеек 8 типа Запрет, г триггеров 9, г схем 10 совпадения и сборку 11.Пусть передача информации осуществляется корректирующим (и, 1 т) кодом, в котором и - общее число двоичных элементов, а ив число информационных элементов,Если в принятой комбинации искажено5 10 15 20 25 30 35 40 45 50 55 60 нациями корректирующего кода и отождеств-. ляется с той, которая отличается от нее в или менее разрядах.Принятая комбинация параллельным кодом записывается в регистр 1 с обратной связью, с помощью которого генерируется последовательность нз 2 д/г принятых комбинаций, Схема 2 совпадения служит для замыкания обратной связи на время выдачи 2"/г - 1 комбинаций регистром 1 и размыкання обратной связи в течение выдачи последней комбинации этим регистром, что необходимо для подготовки регистра 1 к приему новой кодовой комбинации.Рекуррентные датчики 3 выдают г последовательностей (датчик выдает последовательность с каждого разряда), состоящих из всех ненулевых элементов неизбыточного кода из Й элементов,Управляющие импульсы подаются на рекуррентные датчики 3 таким образом, чтобы эти комбинации были разделены (п - Й) нулевыми элементами.Для получения нулевой комбинации один раз в цикле 2"/г комбинаций в течение и тактов импульсы не подаются. Полученные комбинации с каждого из разрядов рекуррентных датчиков 3 кодируются одинаковыми кодирующими блоками 4.Исходное состояние рекуррентных датчиков задается так, чтобы за цикл 2"/г комбинаций регистра 1 с обратной связью д рекуррентными датчиками было генерировано 2" кодовых комбинаций исходного кода.Полученные комбинации неизбыточного кода кодируются при помощи г кодирующих блоков 4 и одновременно подаются на регистры 5.Таким образом, получаются (г+1) последовательностей - последовательность принятых комбинаций и г генерируемых последовательностей корректирующего (и, Й) кода.Последовательность принятых комбинаций разветвляется на г сумматоров б по модулю два, на которые поступают генерируемые последовательности, где осуществляется их сравнение. С помощью регистров 7 и ячеек 8 типа Запрет определяется число несовпадающих разрядов сравниваемых комбинаций.Для этого перед сравнением каждой комбинации, поступающей с регистра 1 с обратной связью с г генерируемыми, импульсом 12 записывается единица в первый разряд регистров 7 и ячейки 8. Результаты сравнений комбинаций поступают с сумматоров б в продвигающие шины регистров 7. Если комбинации отличаются более, чем в 1 разрядах, то импульс будет выдан с регистра 7 и, поступив в обмотку Запрет ячейки 8, спишет записанную ранее единицу. Так как описывание произойдет по обмотке Запрет, то импульса на выходе не будет, поэтому при поступлении считывающего импульса в ячейку 8 с ее выхода импульса не выйдет. Если же какие-либо комбинации отличаются в г или менее разрядах, то из регистра 7 импульс на ячейку 8 не поступит, и поэтому при считывании по шине считывания ячейки 8 с нее будет выдан импульс,Перед сравнением каждой поступающей комбинации с генерируемыми триггеры 9 устанавливаются импульсом по шинам 13 в положение, закрывающее схему 10, и поэтому, если комбинации будут отличаться более, чем в 1 разрядах, триггеры 9 будут закрыты, и ни одна комбинация на выход с регистра 5 не поступит.Если же какая-либо из генерируемых комбинаций будет отличаться в 1 или менее разрядах от принятой, то с выхода соответствующей ячейки 8 выйдет импульс, переводящий триггер 9 в положение, открывающее схему 10, и комбинация с регистра 5 через схемы 10 и 11 поступит на выход, т. е. произойдет отождествление принятой комбинации с одной из комбинаций неизбыточного кода.Если за весь цикл декодирования принятой комбинации отождествления не произойдет, то генерируется сигнал Ошибка.Способ исправления многократных ошибок основан на принципе сравнения двух последовательностей - последовательности, повторяемой 2 Чг раз декодируемой комбинации, и последовательности, поступающей по г ветвям генерируемых комбинаций корректирующего (и, lг) кода. Поэтому логическая схема отождествления принятой комбинации в ближайшую кодовую весьма проста,Предмет изобретения Устройство для исправления многократных ошибок по авт. св.206169, отличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит дополнительные регистры по числу разрядов рекуррентного датчика, транзисторные ячейки типа Запрет, триггеры, сумматоры по модулю два, кодирующие блоки корректирующего кода, регистры сдвига и схемы совпадения, причем выходы разрядов рекуррентного датчика соединены через соответствующие кодирующие блоки со входами соответствующих сумматоров по модулю два, другие входы которых подключены к выходу входного регистра, выходы сумматоров по модулю два подключены ко входу соответствующих регистров, выходы которых через соответствующие транзисторные ячейки типа Запрет и триггеры подключены ко входам соответствующих схем совпадения, другие входы которых через регистры задержки соединены с соответствующими выходами рекуррентного датчика, выходы схем совпадения соединены с выходом устройства.362302 10 оста витель И. ДолгушевТех ед Т, Ми онова Редактор Е, Семанова Р Р Корректоры: Л. Бадыла и А. Васильеипография, пр, Сапунова, 2 Заказ 242/3 Изд.1019 Тираж 404 ПодписноЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5