360671

Союз Сееетсккк Содиалистических реслубликК ЬзтаСИОМ СЕИДЕТЕЛЬСТЕЗ Зависимое от авт ва М идетсл Ч. Ь,л, б 06 7/32 аявлено 06.Х 1,1970 ( 1489присосдинеяием заявки М -1/18 Комитет ео делам.обретений и открытии ври Сосете Лииистрое с"р,вторизобретения провора а 51 вител ь 1,юЪ АНАЛОГОВОЕ УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ТРАНСЦЕНДЕНТНЫХ, АЛГЕБРАИЧ ЕСКИХ И ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙаналоговои памяти с узлок элементах б сравнения и у нах б, запоминающие элеь 8, интегратор 9 и сумматор Блок 1 постоянной памя гумента Г имеет линейный моделируемых функций мента 1(Ц 2(-)1 аЯ Вход блока постоянной генератором 2 возбуждения для возбуждения постоянн руюгцей все необходимые ф щенного аргумента .. 4 управления на правляемых кляпаенты 7, сумматор 10.ти обобщенного арвыход 1 и выходы обобщенного аргупамяти соединен с , предназначенным ой памяти, генериункции(4) обобфункцион амяти со яти и п ержащем ющие на альный выходы бло динены с блоком 3 дключены к узлу 4 элементы 5 сравне у прав чяемые ла ения предназначен налогов функций уравнений (подл перативной памят анием путем подк, ания) запоминаю м блока 1 постоян предусмотрены дл качений функций уемых уравнений. для ф и члено ежащих и) ну чючения щих эл нои па я запоь (х) и за- прав(на еменмяти.1 ина 25 т.во.хема ок 1 о арг лок 3 ной геной 3 па не ператив Изобретение относится к области вычислительной техники.Известно аналоговое устройство для моделирования трансцендентных, алгебраических и дифференциальных уравнений, содержащее блок постоянной памяти функций обобщенного аргумента с генератором возоуждения, блок оперативной аналоговой памяти с узлом управления на элементах сравнения и управляемых клапанах, сумматоры и интеграторы.Предложенное устройство отличается тем, что в нем линейный выход обобщенного аргумента блока постоянной памяти связан с одними из входов элементов сравнения узла управления блоком оперативной аналоговой памяти, выходы моделируемых функций обобщенного аргумента блока постоянной памяти через соединенные с элементами сравнения клапаны подключены к входам запоминающих элементов блока оперативной аналоговой памяти, выходы которых подсоединены через промежуточный сумматор к входам двух элементов сравнения, входу интегратора и входам выходного сумматора.Это позволяет упростить устройсНа чертеже представлена блок-с аналогового устройства.Устройство содержит бл постоян мяти функций обобщенног умента с ратором 2 возбуждения, б о Линеиныи ика постояннойоперативной пауправления, со,ния, воздействпаны б.Узел управлции значений амоделируемыхпоминанию в оления запоминпериод запоминтов 7 к выходаЭлементы 7ния текущих знов Я, моделирЗ 6 О 671 Р(щ) .=Я,Я;=Цх) г(у),то он приводится к виду или же к виду Для воспроизведения функций Ях,) по аргументам х; или функций Ях;) по функциям 1(х;), одни из,выходов элементов 5 сравнения узла управления 4 подключены к линейному выходу обобщенного аргумента 4 блока 1 постоянной памяти,ВтОрые входы элементов 5 сравнения подсоединены к датчикам аналогов аргументов (входные параметры) х, у, 2 и к выходам аргументарных (исходных) функций Ях; у; 2) (промежуточные величины). При этом функциональные выходы обобщенного аргумента; гЯ, ., Я 4) блока постоянной па. мяти подключены через управляемые (от элементов сравнения) клапаны 6 к запоминающим элементам 7.Для воспроизведения аргумента по функции и воспроизведения обратных функций х=- в (у) сдин цз входов элементов 5 сравнения узла 4 управления соединены с выходами аналогов задацных функций обобщен ного аргумента ;Я блока 1 постоянной памяти.На вторые входы элементов сравнения подаются аналоги тех функций у=(х), обратные которым х = -(у) воспроизводятся. В этом случае линейный, выход обобщенного аргумента 1 через управляемые клапаны 6 подключен к запоминающим элементам 7,Запоминающие элементы блока оператив ной памяти подсоединены непосредственно и через промежуточный сумматор 8 к входам части элементов 5 сравнения, интегратору 9 и выходному сумматору 10.Уравнения, подлежащие моделированию, приводятся к форме полинома При моделировании членов полинома операции умножения и деления заменяются функциональными преобразованиями и операциями сложения аналогов функций.Например, если член полинома Я; представляет произведение функций,(х) + 1 гУ) г ( ,(х) - Г.,(У) г г г Я -Р Ж 1(х) + и 12(у)1 Воспроизведение аналогов функций (х); г(х), , ,(х), ,(у); г(у), , (у) по ар. гументам (входным параметрам) х; у; 2 в точках х у 2;, а также функциональные преобразования аргументарных (исходных, принимаемых за аргумент) функций Р 1(х); Рг(х) Р,(х), Р(у); Рг(у), , 1"(у) проводится следующим образом.Постоянная память функции обобщенногоаргумента , циклически возбуждаемая гецсратором 2 возбуждения, генерирует все м.:- делцруемые функциив пределах измене.ния 1 от +тах до - тах и от - тах до +тах.Линейный выход С и входной параметр х,а также у; 2 и аргументарные функции Р(х);10 Р(д) и Г(х, у, 2) подаются ца входы элемента 5сравнения узла уравнения. При равенстве вели.:ин аналогови х клапан б, управляемый от элемента сравнения, подключает функциональ.цый выходблока постоянной памяти к запоминающему элементу 7 в котором запомикается аналог функции обобщенното аргумента (Ц в точке, =х, т. е. (х).Моделирование членов полинома Я;, представленных произведениями и дробями вида 20У.Н Ф, У 2)Р 1(т) Рг и)Рг где (х); г(У), п(2)25 Р(т); Рг(п) Ри- функции различных независимых переменных путем функциональных логарифмических преобразований в ссответствин с тождеством 30 Р (-" .==з 1 гп1.л Яи (у)55 проводят аналогично.Аналоги фУнкций ,(х); г(У), , ,(2),Р 1(т) Рг(п) Р(й) подаются на один извходов элементов 5 сравнения, а на вторые входы - линейный выход обобщенного аргу мента 1 блока 1 постоянной памяти.При совпадении величин аналогов преобразовываемых функций с величиной обобщенного аргумента 1 управляемые клапаны 6 подключают запоминающие элементы 7 к лога рифмическому выходу Ях) = 1 пх блока постоянной памяти и в запоминающих элементах запоминаются аналоги логарифмов функций 1 п, (х); 1 п 1 г(у), гп( (2), пР, (т);пРг(п), , пР,50 После промежуточного суммирования дляполучения аналога Я; выполняют операцию потенцирования, которая реализуется следующим образом. 55 1 п,(х) + Еи,(у)++ 1 и,Я - 8 пР,т) -- 1 иР,(п) - ., - РиР(й) = ух) уу) " У 2) г О 60 Р,(т) Рг(и)Р,.1 г)Сумма логарифмов подается на один извходов элемента сравнения, второй вход подключается к логарифмическому выходу блока постоянной памяти, При совпадении величин 55 аналогов на входах элемента сравнения уп360671 Предмет изобретения Составитель А. Маслов Техред 3. ТаранеикоРедактор И. Грузова Корректор О. Ткрипз Заказ 687/2356 Изд.1800 Типаж 406 Подписное11 НИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж.35, Раушская иаб., д. 4/5 Тип. Харьк. фил. пред. Патент равляемый им клапан подключает запомина 1 ощий элемент к линейному выходу обобщенного аргументаи в запоминающем элементе за. поминается значение обобщенного аргумента =Я.=-ехр (1 пЦх)+ 1 а(у)+ - :-+ 1 пр(г) - ц р,1 щ) -- ПР(и) - ЫР 11 г) = - , Моделирование обратных функцчй х=1 -(у) проводят аналогично.Аналоги членов Я; полинома Р 1 со), запомненные в звеньях опер ативной памяти, после промежуточных суммирований сумматорами интегрируются 1 в случае необходи мости;при решении дифференциалыных уравнений) интеграторами 9 и подаются на вход выходного сумматора 10. Таким образом напряжение, снимаемое с выхода сумматора 10, представляет собой аналог модулируемого,полии ом а Ан алоговое устройство для моделирования траяецендентных, алгебраических и диффере:циальных уравнений, содержащее блок постоявной памяти функций обОбщенного аргумента с генератором возбуждения, блок оперативной аналоговой памяти с узлом ул.равления на элементах сравнения и управ- Оляемых клапанах, сумматоры и интеграторы, отличающееся тем, что, с целью упрощения устройспва, в нем линейный выход обобщенного аргумента блошка постоянной, памяти сое.15динеп с одними из входов элементов сравнения узла управления блоком оперативной аналоговой памяти, а выходы моделируоемых функций обобщенного аргумента блока постоянной памяти через соединенные с элементами сравнения клапаны подключены к входам запоминающих элементов блока оперативной аналоговой памяти, выходы которых подключены через промежуточный сумматор к входам двух элементов сравнения и входу интегратора и соединены с входами выходного сммматора.