Преобразователь частоты в кодвсьсо; озиля___ пнтш”•-. 1.

Соки Соеетскиа Социалистические Республиктельстваависимое от авт. св Заявлено 18.Х 1.1970 ( 1601780/26-9 1. Кл. Н ОЖ 1320 исоединенпем заявки И оритет -Комитет по делам зобретений и открыти при Сосете Министров СССРОпубликовано 05.т 11.1972, Бюллетень18 Дата опубликования описания 27,Ч 1.1972 ДК 681.314.26(088,8 Авторыизобретения Соломаха О, Паламарюк, М. Б, Никифоров н Заявитель язанскии радиотехнический институ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В Изобретение относится к области вычислительной тех 1 ники и может быть использовано в качестве самостоятельного узла - частотомера, в качестве входного преобразователя информации для цифровых вычислительных машин, а также,составной части частотноимпульсных вычислительных устройств.Известен преобразователь частоты в код, содержавший устройство синхронизации входных импульсов, блок;вычитающих устройств и блок регистрирующих устройств. Работа преобразователя основана на методе 1 поразрядного взвешивания входной частоты,Целью изобретения является улучшение качества переходного процесса - устранение перерегулирования.Это достигается тем, что преобразсватель частоты в код содержит в каждом разряде преобразователя, кроме последнегоинвертор, вход которого подключен к одному из двух,выходов вычитающего устродства, а,выход - к входу первой собирательной схемы и к импульсным входам двух импулысночпотенциалыных схем совпадения. Вторые входы этих схем совпадения соединены с выходами репистрирующего триггера, а выход одной из них - с входами первых собирательных схем всех последующих разрядов преобразователя. Выходы, первых собирательных схем подключены,к первым входам регистрярующих триггеров, другой, выход вычптаю 1 цего устройства - к входу второй собирательной схемы п к пмпульсному входу третьей импульсно-потенциальной, схемы совпаденпя, 5 второй вход которой соединен с выходом репистрирующего триггера, выход - с входамп вторых собирательных, схем, всех последующих разрядов преобразователя. Выходы вторых собирательных схем подсоединены к О вторым,входам регистрирующих триггеров.На чертеже показана схема преобразователя.Преобразователь содержит устройство 1синхронизации входных импульсов; формиро ватель 2 импульсов; бланк 3 вычптающего устройства; блок 4 регистрируютцих устройств, состоящий из регистрирующих трпггеров 5, импульсно-,потенциальных схем 6 и 7 совпадения, собирателыных схем 8; инверторы 9;20 импульсно-,потенциальные схемы 10 н 11 совпадения; собирательные схемы 12 и 13.частота Г,. подается на вход устройства 1синхронизации входных импульсов, в качестве которого может быть использовано элек тронное,делительное эвено. К другому входуустройства 1 подводится опорная частота Ро.Выход устройства 1 соединен с входом формирователя 2 импульсов, например ждущим ,мультивибраторам. Выход формирователя ;50 импульсов связан,с соответствующим входом10 15 20 25 первого вычитающего устройства,блока 3 и импульсным входом импульсно-потенциальной схемы 7 совпадения первого разряда блока 4 регистрирующих устройств. В каждоом из разрядов преобразователя, кроме последнего, один из выходав блока 3 вычитающего устройства соединен с входом,инвестора 9, выход которого подключен к импульсным входам импульсно-потенциальных схем 11 и 6 совпадения, вторые входы которых управляются потенциальными выходами регистрирующсго триггера б, и с,входом собирательной схемы 12. Второй выход блока 3,соединен с импульсным входом ицпульсно-,потенциальной схемы 10 совпадения, второй вход которой управляется потенциальным выходом регистрирующего трипгера 5, и с входом собцрателыной схемы 13. Выходы импульснопотенциальных схем совпадения 10 и 11 связаны с входамп собирательных схем 12 и 13 совпадеяия всех последующих разрядов преобразователя, выгсоды которых,подключены к установочным входам регистрирующих триггерав блока 4.Выходы импульсно-потенциальных схем б, и 7 совпадения подсоединены к,входам собирательной схемы 8, выход которой соединен с соответствующнм входом блока 3 следую 1 цего разряда преобразователя, ко второму входу которого подводится опорная частота 1 о/2, п импульсным входам импульсно-потенциалыной схемы 7 совпадения, второй вход которой управляется потенциальным выходом регистрирующего триггера б. Выходы собирательных схем 12 и 13 подключены к установочным входам регцстрирующих триггерав. Оба выхода блока 3 последнего разряда преобразователя соединены с,входамп собирательных схем 12 и 13.При поступлении на вход стройства 1 частоты 1 на первом вычитающем устройстве блока 3 пронсходит сравцение частоты 1,. со старшей нз опорных частотРЭ Р- либо Р2 2 При выполнении какого-либо из этих условийй появляются р азностные импульсы на том или инам выходе блока 3, устанавливающие в строго определеконос состояние соответствующий регистрирующий триггер В блока 4, который, в свою очередь, разрешает проходить па вход следующего разряда преобразователя через импульсао.-,потенциальные схемы б и 7 совпадения и собирательную схему 8 последовательностям импульсово1., --- при Р.,)либо 1, - при Р( Зо 35 40 45 50 55 б 0 Работа последующих разрядов преобразо,вателя аналогична первому. Регистрирующая часть преобразователя, таким о 6 разом, фиисирует наличие соответствующих составляющихо о2 2" в изиеряеомой .частоте.Импульсна-,потенциальные,схемы 10 и 11 совпадения пропускают только те разностные пмпульсы, с выыходов вычитающих устройств, которые изменяют,состояние соответствующего регистрирующего триггера 5 блока 4, т, е, первые импульсы из импульсного потомака, появляющегося а каждом из выходов блока 3. Появившисся пмпульсы на выходе схе,м 10, 11 совпадения устанавливают через собирательные схемы 12 и 13 все регистрирующие тригтеры последующих разрядов блока 4 в состояние, противоположное тому, в которое уста н авл ив а ется р егистрир ующий триггер б старшего разряда, устраняя тем самым перерегулирование. Предмет изобретения Преобразователь частоты в код, содержащий устройство,синхронизации, входных импульсов, соедлненное через формирователь импульсав с входом вычитающего устройства старейшего разряда преобразователя, регистрирующие триггеры, импульсно-потенциальные схемы совпсодения и собирающие схемыо отличаюи 1 ийся тем, чтос целью улучшения качества переходного процесса - устранения ,перерегулпрованпя, он содержит в каждом разоряде преобразователя, кроме последнего, инвертор, вход которого,подключении к одному нз двух выходов вычитающего устройства, а выход соединен с,входом первой собирательной схемы и с импульсными входами двух импульсноэпотенциальных схем совпадения, вторые входы которых соединены,с выхадами регистрирующего триггера, выход одной из упомянутых схем совпадения подключен к входам первых собирательных схем всех ласледующих разрядов преобразователя, а выходы первых собирательных схем подключены к перовым входам регистрирующих трипге. ров, другой, выход вычитающега устрайства соединен с,входом второй собирательной схемы,и с импульсным входом третьей импульсно-потенциальной схемы совпадения, вторай вход которой соединен с выходом регистри. рующето триггера, выход - с входами вторых собирательных схем всех последующих разрядов преобразователя, а выходы вторых собирательных схем подключены ко вторым входам регистрирующих триггеров,341160 Редакто рректор Е. Зимин уэова аказ 18489 Изд. М 803 Тираж 448 ПодписноеЦНИИПИ Комитета во делам изобретений и открытий прн Совете Министров СССР Москва, Ж 35, Раушская наб., д. 4/Ь Типография, пр. Сапунова,Составитель К. ВиноградовТекред А, Камышинкова