Спектральный анализатор

(54) СПККТРАЛЪНЬ 1 Р АНАЛИ (57) Изобретение относи тельной технике, в част измерению характеристик сигналов. Целью изобрет ся повышение точности а ности кслучайныхения являетнализа. АнаГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМ,ФСНИДЕТЕЛ 433.5234/21-2427.11.8715.1.2,90. Бюп. РА.А, Плавильщико621.317(088.8)Авторское свидет8927, кл. С 01 К лизатор содержит входной усилитель1, аналого-цифровой преобразователь2, цифровые фильтры 31-3, буферныерегистры 41141 и 4 4 п, цифровой пиковый детектор 5, индикатор6, цифровой коммутатор 7, логарифмический преобразователь 8, блок9 извлечения квадратного корня,цифровой коммутатор 10, блок 11детектирования, оперативное запоминающее устройство 12, деппИратор13, блок 14 приоритетных прерыванийи блок 15 управления. 1 з.п. ф-лы,220 35 40 45 50 55 Изобретение относится к измерительной технике, в частности к измерению характеристик случайных сигналов,Цель изобретения - повышение точности анализа,На фиг. 1 изображен спектральныйднализаторф, на Фиг. 2 - цифровойпиковый детектор. Спектральный анализатор содержит входной усилитель 1, АЦП 2, цифровые третьеоктавные Фильтры 3,-3 п,,буферные регистры 41 -4, и 42 -4 М цифровой пиковый детектор 5, индикатор 6, цифровой коммутатор 7, логарифмический преобразователь 8, .блок извлечения квадратного корня 9, цифровой коммутатор 10, блок дет ектир ования 11; оперативное запоминающее устройство 12, дешифратор 13, блок приоритетнь 1 х прерываний 14 и блок управления (БУ) 15. На вход усилчтеля 1 подается анализируемый сигнал; на выход коммутатора 7 поступают коды максимальных или среднеквадратичных значений (СКЗ) сигнала в соответствующих полосах частот; на входы блока управления 15 анализатора подаются (с клавиатуры на лицевой панели анализатора или с выхода внешнего управляющего устройства, например, ЗВМ) соответственно код коэффициента усиления сигнала, импульс запус- ка анализатора, код времени усредне ния сигнала, импульс. начала вывода измерительной информации, На выход анализатора подается импульс, сигна" лизирующий об окончании процесса вывода информации. На пятый и шестой входы анализатора подаются .потенциальные сигналы, определяющие соответственно вид поступающей на выход анализатора измерительной информации (максимальные или СКЗ анализируемого сигнала) и ее масштаб (линейный или логарифмический). Вход 16 соединен с входом усилителя 1, Выход усилителя 1 подключен к входу АТЯ 2, выход которого соединен с входами фильтров 3 -3 1, выход каждого Фильт" ра 31 подключен к входам двух соответствующих буферных регистров 4, и 4, выход каждого регистра 4 соединен с, первым входом, а регистра 4соединен со вторым входом детектора 5, выход .которого подключен к входу блока 11, выход которого подключен к входу блока 9 Ф: первому входу коммутатора 10, второй вход которого подключен к выходу блока 9, а выход - к входу преобразователя 8 и первому входу коммутатора 7,второй вход которого соединен с выходом преобразователя 8, а выход -с входом индикатора 6 и выходом 17,входы седьмой, .восьмой, третий и четвертый блока 15 подключены соответственно к первому, второму, третьему и четвертому входам БУ 15,выход 22 подключен к двенадцатомувыходу, а входы пятого н шестогок пятому и шестому входам БУ 15,первый выход которого соединен спервым управляющим входсм блока 11 и управляющим входом коьмутатора 10,второй выход БУ 15 подключен к управляющему входу преабразсвателя 8,управляющий выход блока 11 соединенс первым входом БУ 15 и первым управляющим входом ОЗУ 12, второй управляющий вход которого подключен ктретьему выходу БУ 15, четвертыйвыход которого соединен с вторымуправляющим входом блока 11, третийуправляющий вход которого подключенк третьему управляющему входу ОЗУ 12и пятому выходу БУ 15, шестой и двенадцатый выходы которого соединенысоответственно с управляющими входа.ми блока 9 и детектора 5,управляющийвыход которого подключен к девятомувходу БУ 15,и управляющему входудешифратора 13, каждый из выходов.которого соединен с управляющимивходами соответствующей пары регист. ров. 4, и 41, седьмой выход БУ 15подключей к выходу блока 14 и к входам дешифратора 13 и ОЗУ 12, вход -выход которого соединен с входом -выходом блока 11, восьмой выход БУ 15подключен к управляющему входу блока14, каждый из входов которого соединен с управляющим выходом соответствующего регистра 4 , второй управляющий вход которого соединен с упра"вляющим выходом соответствующего регистра 4 управляюший выход блока14 соединен со вторым входом БУ(ддевятый, десятый и одиннадцатый выходы которого подключены к управляющим входам АЦП 2 и усилителя 1соответственно, тринадцатый выходБУ 15 соединен с управляющим входомкожгутатора 7.13969 10 50 5 16Детектор 5 (фиг, 2) содержит блокумножения 16, ПЗУ 17, элементы задержки 18, 19 и 20 и блок 21 деления. Первый .вход детектора 5 соединен с первыми входами блоков деления 21 и умножения 16, второй входдетектора 5 подключен к второмувходу блока деления 21, выход которого соединен с входом ПЗУ 17, выходПЗУ 17 подключен к второму входублока умножения, выход которого подключен к выходу детектора 5, управляющий вход. которого соединен с управляющим входом блока деления 21 ивходом элемента задержки 18, выходэлемента задержки 18 подключен куправляющему входу ПЗУ 17 и входуэлемента задержки 19., пыход которогосоединен с управляющим входом блокаумножения 16 и через элемент задержки 20 с управляющим выходом детектора 5,Анализатор работает следующим образом.Перед началом анализа производится программирование анализатора,При этом на входы 7 и 3 подаютсякоды коэффициента усиления сигнала.и времени его усреднения. Процессанализа сигнала начинается послеподачи на вход 8 запускающего импульса. Процесс вывода измерительнойинформации осуществляется по окончании анализа подачей на вход 4 запускающего импульса. При этом видвыводимой измерительной информации(максимальные или СКЗ сигналы) имасштаб (линейный или логарифьпггеский) ее представления определяютсясигналами, подаваемыми на входы 5и 6. Окончание процесса вывода измерительной информации фиксируетсяимпульсом, поступающим на выход 11анализатора.Соответствующий коэффициент усиления. усилителя 1 устанавливаетсякодом, поступающим с десятого выхода блока управления (БУ) 15 (работаБУ 15 будет рассмотрена ниже). Усиленный и ограниченный по частотесверху сигнал с выхода усилителя 1поступает на вход АЦП 2, с выходакоторого на входы фильтров 3-Зппоступают коды. выборочных значенийсигнала. Запуск АЦП 2 осуществляетсяимпульсами с девятого выхода БУ 15.Сигналы на выходах третьеоктавныхфильтров 31- Зп относятся к классу 15 20 25 30 35 40 45 55 узкополосных и представляют собойамплитудно-модулированные (АИ) колебания с несущей частотой, равнойсредней частоте полосы пропусканияфильтра, Максимальные значения иСКЗ указанных сигналов могут бытьопределены через амплитудные значения последних. При этом СКЗ АИ-сигнала вычисляется по следующей формуле СКЗ = 0,707 в ,ЕА,и;1 где А - -ое амплитудное значениеАМ-сигнала;п - число амплитудных значенийАМ-сиг нала,а максимальное значение определяетсякак наибольшее по абсолютной величине амплитудное значение Ы 1-сигнала.Сигнал на выходе каждого цифровогоФильтра представляется соответствующим временным рядом (последовательностью кодов мгновенных значенийотфильтрованного сигнала), Частотаследования отсчетов в каждом из указанных рядов определяется среднейчастотой АЧХ соответствующего фильтра, и, как правило, превышает последнюю в два раза.Для определения параметров впредполагаемом анализаторе сигнална выходе каждого Фильтра 3; накаждом из полупериодов колебанияпредставляется двумя отсчетами,сдвинутыми друг относительно другана четверть периода (т.е, частотадискретизации сигнала превьппаетсреднюю частоту периода АЧХ соответствующего фильтра в четыре раза),Указанные отсчеты с выхода каждого1фильтра 3, последовательно записываются в два соответствующих регистров 4 и и 4, которые представляют собой многорежимный буферныерегистры. Указанные регистры в зависимости от сигнала, поступающегона их управляющие входы, работаютв режиме записи информации или еевыдачи. Для записи данных в регистр 4,1 необходимо также наличиеразницы в знаковых разрядах поступающего и хранящегося кодов, а для записи данных в регистр 4 необходимразрушающий сигнал с управляющеговыхода регистра 4;, Таким образом,первый отсчет в каждом из полупериодов выходного сигнала фильтра 3.записывается в регистр 41 . После записи указанного кода в регистр 4 на его управляющем выходе формируется сигнал запр оса на пр ерывание, ко 5 торый в данном случае является разрешением на запись следующего кода в р егистр 4, . Посл е записи очер едкого кода в регистр 4 на управляющем выходе последнего формируется сигнал запроса на прерывание, который в данном случае является запросом на обработку. Сигналы с управ"ляющих выходов регистров 4-4 п поступают каждый на соответствующий вход блока 14 приоритетов, Основная функция блока 14 сводится к приему сигналов, поступающих с управляющих выходов регистров 4-4, их распознаванию и выдаче управляющих сигна лов, Поскольку запросы на обработку вырабатываются независимо друг от друга, то для установления порядка их удовлетворения каждому из регистров 4 присваивается приоритет ньд номер, в соответствии с несущей частотой сигнала, отсчеты которого в нег о, з аписываются, Наивысший приоритет присваивается регистру, принимающему отсчеты сигнала с самой 30 высокой несущей частотой, На выходе блока 14 формируется код обслуживаемого в данный момент канала, а на его управляющем выходе - импульс сопровождения. Указанный код поступает на соответствующие входы ОЗУ 1235 число ячеек которого равно числу фильтров анализатора, и дешифратора 13 и является по отношению к этим устройствам кодом адреса. В зависимости от кода на входе дешифратора, 13 на одном из выходов последнего формируется сигнал, который переводит соответствующую пару регистров 41 и 4 из режима приема в режим выцачи информации. При этом выходные вентили этих регистров переводятся из пассивного состояния высокого сопротивления в активное.состояние и информация, хранящаяся в этих регистрах, по двум соответствующим магистралям данных. поступает на первый и второй входы детектора 5. Запуск детектора 5 осуществляется импульсом, поступающим на его управляющий вход с двенадцатого выхода ХУ 15. Указанный импульс формируется при поступлении на второй вход БУ 15, импульса с управляющего выхода блока 14, Детектор 5 по двум отсчетам, взятым в течение одного полупериода сигнала, вычисляет ампгитудное значение этого полупериода, По окончании процесса вычислений детектор 5 формирует на своем выходе соответствующий код, а на управляющем выходе - импульс. Этот импульс поступает на девятый вход БУ 15 и на управляющий вход депкфратара 13, Разрешающий сигнал с соответствующего выхода дешифратора 13 снимается, а соответствующая пара регистров 4, и 4 из режима выдачи переводится в режим приема информации. При этом выходные вентили указанных регистров переводятся в режим высокого сопротивления и отключаются от соответствующих магистралей данных, В то же время, на пятом выходе БУ 15 формируется имульс, поступающий на третий вход ОЗУ 12 и третий вход детектора 11. Этим импульсом производится считывание содержимого ячейки ОЗУ 12, определяемой кодом на входе последнего, и запись его в детектор 11. В это же время производится запись в детектор 11 кода с выхода детектора 5, В детекторе 11 при наличии разрешающего сигнала, поступающего на его второй вход с четвертого выхода БУ 15, производится обработка поступивших данных, В процессе обработки данных, поступающих в детектор 11 с выхода детектора 5, определяется. максимальное значение и текущее значение суммы квадратов отсчетов сигнала. После элементарного цикла обработки детектор 11 формирует на своем управляющем выходе импульс, который поступает напервый вход БУ 15 и на пер" вый вход ОЗУ 12 При этом результаты обработки из детектора 11 переписываются в выбранную ранее ячейку ОЗУ 12 первая группа разрядов в каждой ячейке ОЗУ отводится для кода максимального значения, вторая группа - для кода текущего значения суммы квадратов обработанных. значений и третья группа - для кода числа обработанных значений сигнала). Кро" ме того, на втором выходе БУ 15 формируется сигнал, разрешающий блоку 14 обслуживание очередной пары регистров Описанный процесс обработки продолжается до окончания заданного времени усреднения сигнала, Процесс вывода результатов анализа начина 161396ется с подачи на вход 4 анализатора и далее на четвертый вход БУ 15 импульсного сигнала, При этом на седьмом выходе БУ 15 формируется код адреса первой ячейки ОЗУ 12, а на пятом выходе - импульс. По этому импульсу происходит считывание содержимого первой ячейки ОЗУ 12 и запись его в детектор 11. При этом в зависимости от сигнала на первом управляющем входе детектора. 11 на его выход подается код максимального значения или среднего значения квадрата, Если выводится макСимальное значение, то в соответствии с управляющим сигналом коммутатор 10 пропускает на выход код, поступающий на его первый вход. Если выводится СКЗ, то на выход коммутатора 10 проходит код, поступаю щий на его второй вход с выхода блока 9. Блок 9 представляет собой ПЗУ, в ячейках которого записаны значения квадратного корня из кодов, поступающих на его вход, умноженные в со ответствии с (1) на величину 0,707. При этом коды, поступающие на вход блока 9, являются кодами адреса его ячеек, а импульс, поступающий на его управляющий вход - сигналом считывания содержимого выбранной ячейки. Указанный импульс формируется на шестом выходе БУ 15 по окончании импульса на его пятом выходе, Таким образом, в зависимости от сигнала на управляющем входе коммутатора 10 на его выход будет поступать код СКЗ или максимальных значений, Указанный код поступает на вход логарифмического преобразователя 8 и на первый вход коммутатора 7. Преобразователь 8 представляет собой ПЗУ, в ячейках которого записаны значения логарифмов кодов, поступающих на его вход. При этом коды, поступающие на вход преобразователя 8, являются кодами адреса его ячеек, а импульс, поступающий на его управляющий вход - сигналом считывания содержимого выбранной ячейки, Указанный импульс формируется на втором выходе БУ 15 по окончании импульса на его шестом выходе. В зависимости от сигнала на управляющем входе коммутатора 7 на его выход будет поступать код выбранного значения сигнала в линейном или логарифмическом масштабе. Если используется линейный.масш таб представления данных, то на выход(3) где х, и х - первый и второй отсчеты 1-го полупериодасигналах Ч - амплитудное значение1-го полупериода;- момент выборки первогооотсчета 1-го полупериода относительно начала последнего,Для вычисления х из (2) или (3) .1 Фнеобходимо определить величину 0 . Для этого достаточно поделить (2) на (3) ххцядпМ-т- - ; ---- (6)ф я 1 аМ . хй,яп агс 8( ,)хаТаким образом, по двум отсчетам,используя (6), можно определитьамплитудное значение 1-го полупериода,9 0коммутатора 7 проходит код с его перного входа. Если используется логарифмический масштаб, то на выход коммутатора 7 проходит код, поступающий наего второй вход с выхода преобразователя 8. С выхода коммутатора 7 кодпоступает на индикатор 6 и выход"анализатора 17, На этом вывод содержимогопервой ячейки ОЗУ 12 заканчивается.Вывод содержимого второй, третьей ит,д, ячеек ОЗУ 12 осуществляется последовательно в соответствии с приведенным описанием. При этом на седьмом выходе БУ 15 каждый раз формируется код адреса соответствующей ячейки,Детектор 5 (фиг, 2) работает сле"дующим образом,Данный блок вычисляет текущие амплитудные значения сигналов с выходовфильтров 3-Зп. Каждый полупериодсигнала на выходе каждого фильтрапредставляется двумя отсчетами, сдвинутыъи друг относительно друга на четверть периода, Укаэанные отсчетыпредставляются выражениями(7) С этой целью для всех возможныхзначений отношений х,/хвычисляютсязначения функции (7) и записываютсяв соответствующие ячейки ПЗУ 17.Код, поступающий на вход ПЗУ 17 свыхода блока 21 является кодом адре-са и выбирает соответствующую ячей"ку ПЗУ, При этом. сигнал считываниясодержимого выбранной ячейки подается в ПЗУ 17 с выхода элемента 18,который обеспечивает задержку сигналана время, необходимое для выполненияоперации деления блоком 21. Содержимое выбранной ячейки ПЗУ 17 поступаетна второй вход блока умножения 16.Блок умножения 16 перемножает коды,поступившие на его первый и второйвходы по сигналу, поступающему с вы"хода элемента 19. Эта схема задерживает сигнал, поступивший на ее входна время переходных процессов, возникающих при считывании информациииз ПЗУ 17. По окончании операциц умножения на выходе блока 16 Формируется код амплитудного значения текущего полупериода выходного сигналаФильтра 3. Этот код поступает на1 фвыход детектора 5, В то же время науправляющий выход детектора 5 поступает сигнал с выхода элемента 20который задерживает сигнал, поступающий на ее вход, на время выполнения операции умножения блоком 16.Этот сигнал фиксирует окончаниецикла обработки данных, связаннойс определением текущего амплитудногозначения сигнала,1 161Описанный алгоритм обработки реализуется в детекторе 5 следующим ,образом, Коды значений х,р, посту,пающие на первый вход детектора 5, подаются далее на первые входы блоков 21 и умножения 16 Коды значений х, поступающие на второй вход детектора 5, подаются далее на второй вход блока 21. Запуск детектора 5 производится импульсом, .поступающим на его управляющий вход, Этим импульсом запускается блок деления 21. По окончании операции деления на выходе блока 21 Формируется код отношения входных величин в соответствии с (4). Этот код с помощью ПЗУ 17 подвергается Функциональному преобразованию. При этом реализуется функция вида3969 12 Формула изобретения 5 10 15 20 25 ЗО 35 40 45 50 55 1Спектральный анализатор, содержащий входной усилитель, вход которого соединен с входом анализатора, аналого-циФровой преобразователь, блок детектирования, вход-выход которого соединен с входом-выходом оперативного зайоминающего устройства, блок извлечения квадратного корня, выход которого подключен к первому входу цифрового коммутатора, логарифмический преобразователь, индикаторвход которого .соединен с выходом анализатора, дешифратор, вход которого соединен с входом оперативного запоминающего устройства и выходом блока приоритетных прерываний, при этом первый выход блока управления соединен с управляющим входом цифрового коммутатора и первым входом блока детектирования, второй - с управляющим входом логарифмического преобразователя, третий - с первым управляющим входом оперативного запоминающего устройства, четвертый - с вторым управляющим входом блока детектирования, пятый - с третьим управляюпщм входом оперативного запоминающего устройства блока детектирования, шестой - с управляющим входом блока извлечения квадратного корня, седьмой - с объединенными входами дешифратора и оперативного запаминающего устройства, восьмой - с управляющим входом блока приоритетных прерыва- ний, девятый - с управляющим входом аналого-цифрового преобразователя, десятый - с управляющим входом входного усщчителя, управляющий выход блока детектирования соединен с вторым управляющим входом оперативного запоминающего устройства и первым входом блока управления, управляющий выход блока приоритетных прерываний соединен с вторым входом блока управления, одиннадцатый выход блока управления соединен с установочным выходом устройства, третий - седьмой входы блока управления соединены с установочными входами устройбтва, о т л и ч а ю щ и й с я тем, что, с целью повышения точности анализа, в него введены и цифровых Фильтров, 2 буферных регистра, цифровой пиковый детектор, второй цифровой коммутатор, дополнительный управляющийвход, при этом выход входного усилителя соединен с входом аналого-цифрового преобразователя, выход которого соединен с объединенными входами цифровых фильтров, выход каждого фильтра соединен с входамисоответствующей пары буферных регистров, управляющие входы которыхсоединены с соответствующим выходомдешифратора, управляющий выход первого регистра каждой пары соединенс вторым управляющим входом второгорегистра той же пары, управляющийвыход которого соединен с соответствующим входом блока приоритетныхпрерываний, выходы первого и второгорегистров каждой пары подключенысоответственно к первому и второмувходам пикового детектора, выход которого соединен с входом блока детектирования, управляющий. вход пикового детектора подключен к двенадцатому выходу блока управления, восьмой вход которого соединен с дополнительным управляющим входом анализатора, управляющий вход пикового детектора подключен к девятому входублока управления. и управляющемувходу дешифратора, выход блока детектирования соединен с входом блокаизвлечения квадратного корня и вторым входом первого коммутатора, выход которого подключен к первому входу второго коммутатора и входу логарифмического преобразователя, выход которого соединен с вторым вхо 5дом второго коммутатора выход котоФрого подключен к выходу анализатора,а управляющий вход - к тринадцатомувходу блока управления.2, Анализатор по п. 1, о тл и ч а ю щ и й с я тем, что пиковый детектор выполнен в виде блокаделения, блока умножения, постоянного запоминающего устройства и трехэлементов задержки, при этом первыйвход детектора соединен с первымивходами блоков деления и умножения,второй вход детектора подключен квторому входу блока деления, выходкоторого соединен с входом постоян 20 ного запоминающего устройства, выход которого подключен к второмувходу блока умножения, своим выходомподключенного к выходу детектора,управляющий вход которого соединен25 с управляющим входом блока деленияи входом пер вог о эл емента зад ержки,выход которого подключен к управляющему входу постоянного запоминающего устройства и входу второгоэлемента задержки, выход которогосоединен с управляющим входом блокаумножения и через третий элементзадержки - с управляющим выходомдетектора,