Декодирующее устройство с исправлениемошибок

Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 23.1 Ч.1968 ( 1236767/18-:24)с присоединениегп заявкиПриоритетОпубликовано 03,111.1970. Бюллетень9 42 гпз, 5/02 21 а 1 36/20 ПК 6 0615/02Н 031 т. 13/32ДК 681.325.63(088.8 Комитет по делам изобретений и открытий при Совете Министровия описания 17.Ч 1.1970 ата опублик Авторизобретения А, С. Смирно вител ДЕ КОД И РУЮ УСТРОЙСТ ОШИБОК ИСПРАВЛЕ ка выделения маркера являющиеся схемами ационного регистра д, 4, двоичного счетчика выявления многокрагй схемы 7 выявления ем И 8 с двумя вхоСхема 5 1, распресостоит из оло делителя 2, з апис и,инфор т ного регистра ской схемы б бок, логическо логических сх На чертея лагаемого у Упрощени применение чить в провИзвестны декодирующие устройства с исправлением ошибок от одиночных до 1 включительно, содержащие схему приема и записи, информационный и проверочные регистры,Предлагаемое устройство отличается от известных тем, что оно содержит схему выявления исправляемых ошибок в информационных и контрольных разрядах, содержащую двоичный счетчик, вход которого подключен к выходным клапанам проверочного регистра, и логическую схему выявления многократных ошибок, входы которой подключены к двоичному счетчику, а выход - ко входам клапанов проверочного регистра, логические схемы, подключенные к проверочному регистру, выходы которых подключены к информационному регистру, а схема приема и записи последовательного двоичного кода содержит схемы выделения маркера, распределитель, схемы совпадения, причем выходы схемы приема и записи последовательного двоичного кода подключены к соответствующим входам информационного и проверочного регистров.Это позволяет упростить структуру устройства. е представлена блок-схема предстройства.е схемы обеспечивается тем, чго правил проверки позволяет полуерочном регистре при одиночных ошибках в информационных разрядах проверочные числа с весом а=1, причем единицыуказывают номер ошибочного разряда. Проверка веса этого числа дает возможность установить, что ошибка относится к числу исправляемьтх, поэтому цифра 1 из проверочногорегистра счигывается в соответствующий триггер информационного регистра, Б остальныхтриггерах этого проверочного регистра в этоже время записаны нули, поэтому остальныеинформационные цифры не изменяются.Если вес проверочного числа аФО, 1, к - 1,то такая ошибка обнаруживается, и регистрысбрасываются в нуль,Таким образом, у;прощение схемы достигается за счет того, что из декодирующего устройства исключается датчик кодовых комбинаций, динамическая память, выходной сумматор или сложный дешифратор проверочных0 чисел, а уменьшение количества тактов обеспечивается тем, что здесь нет необходимостивоспроизводить все 2 кодовые комбинации, 264774дами и одним выходом, а также линий задержки 9.Кодовая комбинация подается на вход в виде последовательного (и, к) -кода. Декодированный маркер запускает распределитель 2 и 5 с помощью распределителя и логических схем цифры кода записываются в информационный регистр 3 (триггеры которого обозначены буквами Т, - Т ) и проверочный регистр 4 (триггеРы котоРого обозначены бУквами Тг+ Уз ). 10 В проверочном регистре образуется проверочное число. С последнего каскада распределителя выдается сигнал в линию задержки для считывания цифр проверочного числа в двоич,ный счетчик. В счетчике получается число, ко торое указывает вес проверочного числа. Если в счетчике будет записано число О или 1, то на выходе логической схемы 7 появляется сигнал, который считывается через логическую схему И и используется для исправления одиноч ной ошибки. Этот сигнал подается на вторьге входы логических схем И, первые входы которых подключены к триггерам проверочного регистра, а выходы - к счетным входам триггеров информационного регистра. 25Если в счетчике образуется число, отличающееся от 0,1 и к - 1, то на,выходе логической схемы б появляется сигнал, который считывается через логическую схему И и используется для установки регистров в нуль и для 30 запроса о повторении.Для того чтобы полностью определить структуру логических схем б и 7, укажем, какие логичеокие функции реализуют эти схемы. 35Прежде всего следует указать, что число разрядов двоичного счетчика б выбирается из соотношения40где г - число разрядов двоичного счетчика. Логическая схема 7 реализует функцию: 1 (Угф Узф Уг) У 1 У 2 фф Уг - 1 Уг г У 1 У 2 ф45ф Уг - 1 уз - У 1 У 2 Уг 1где у - цифра г-го разряда, счетчика (г=1,2, г),у. - инверсия (отрицание) у, 50Таким образом, функция г 7(У 1, Уз ", У,) Реализуется логической схемой и с (г - 1) входами.4Логическая схема б реализует функциигз(у 1, у 2у,), приведенные в таблице длянекоторых значений к и г. Л (У 1 Уз Уг 1 Уг) Декодирующее устройство с исправлением ошибок от одиночных до 1 включительно, содержащее схему приема и записи, информационный и проверочные регистры, отличаюгггееся тем, что, с целью упрощения его структуры, оно содержит схему выявления исправляемых ошибок в информационных и контрольных разрядах, содержащую двоичный счетчик, вход которого подключен к выходным клапанам проверочного, регистра, и логическую схему выявления многократных ошибок, ,входы которой подключены к двоичному счетчику, а выход - ко входам клапанов проверочного регистра, логические схемы, подключенные к проверочному регистру, выходы которых подключены к информационному 1)егнстру, а схема приема и записи последовательного двоичного кода содержит схемы выделения маркера, распределитель, схемы совпадения, причем выходы схемы приема и записи последовательного двоичного кода подключены к соответствующим входам информационного и проверочного регистров. 4 6 8 10 12 14 16 18 20 22 24 26 28 30 3 3 4 4 4 5 5 5 5 5 5 5 5 Уг / УзУзУз / УгУЗ264774 Составитель А, А. Плащин Техред 3. Н. Тараненко Редактор Б. С. Нанкина Корректор В. Трутнев Типография, пр. Сапунова, 2 Заказ 1551/14 Тираж 480 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва Ж, Раугпская паб., д. 4/5